完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我们计划开发一种基于FMC的子卡，它将与ML605 FPGA板一起使用。 子卡中使用的设备需要1.8V的IO信号。 我们知道在ML605板中，VADJ固定为2.5V，VIO_B_M2C仅驱动至Bank-B引脚。 因此，建议在子卡中使用电平转换器将IO信号从2.5V转换为1.8V。 反之亦然？ 在我们的设计中，IO信号的工作频率为250MHz Max。 我们担心为所有高速信号添加电平转换器会产生大量信号完整性问题，并且电平转换器引起的延迟可能会增加与时序相关的问题。 PL。 建议是否有适合的解决方案。 谢谢， 苏尼尔 
0
|
|
相关推荐
4个回答
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
使用高速总线开关进行电平变化。
以下链接可用于选择PROperbus开关 http://focus.ti.com/paramsearch/docs/parametricsearch.tsp?familyId=338&family=logic&uiTemplateId=SZVI_T（TI make） http://www.analog.com/en/interface-isolation/level-translators/products/index.html(AMD品牌） 您可以在Google搜索中找到其他一些 _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
谢谢，我们已经找到了一种在FPGA板上将FMC_VADJ调整为1.8V的方法，这样我们就可以取消FMC子卡上的Level转换器。
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2360 浏览 7 评论
2780 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2413 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
729浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
336浏览 1评论
742浏览 0评论
1935浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3393
评论
淘帖
4120
