完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
在使用VC707评估板的过程中，我使用VHDL语言输出通过简单的控制信号FMC1命名后缀为HB引脚输出，在HB引脚上发现低电平恒定输出，引脚用示波器测量，检测不到信号输出，想要
问下一个是什么原因？ 例如，使用MMCM 2 MHZ时钟信号，输出信号由HB a引脚，配置为LVCMOS18 HB。 
0
|
|
相关推荐
16个回答
|
|
|
@ qu163
1.直接探测引脚 这解释了这个问题。 Bank 36从FMC模块断电[FMC1_VIO_B_M2C]。 如果没有FMC模块，银行将无法供电，因此您需要注意的问题。 如果您使用FMC_XM105模块，这将为Bank 36和HB总线供电，您应该看到预期的结果。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- 在原帖中查看解决方案 |
|
|
|
|
|
@ qu163我没有得到你。
有什么问题？ 您使用的是哪个FMC引脚？ -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
我会给你针分配约束文件：
set_property PACKAGE_PIN H24 [get_ports LED0] set_property IOSTANDARD LVCMOS18 [get_ports LED0] set_property PACKAGE_PIN P21 [get_ports Clk100MHz] set_property IOSTANDARD LVCMOS18 [get_ports Clk100MHz] 这只是一个简单的例子，LED0和Clk100MHz两个信号通过FPGA引脚输出到FMC1，分别对应F25的数量F37。 我最常用的是实际应用E和F两行IO端口，E和F两行在电路中直接接收到FPGA（xc7vx485tffg1761-2）Bank 36。 |
|
|
|
|
|
@ qu163您应该为其中一个具有时钟功能的IO分配时钟。
例如，这可以使用 F4 FMC1_HPC_HA00_CC_P LVCMOS18 E34（CC_P表示具有时钟功能的P端口） 你用于时钟的那个是不正确的。 LED_0看起来是正确的问题是什么？ -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
|
|
|
|
|
|
@ qu163你的意思是没有被发现？
LED_0总是为零？ 您是否尝试将此信号锁定到其他FPGA IO，以确保其与其他内容无关。 -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
vhdl CODE IS LED_0我尝试将信号锁定到FPGA引脚E32，FMC1上的LED_0是正确的。
|
|
|
|
|
|
@ qu163然后H24似乎有问题，这个引脚似乎已经停飞了
-Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
@ qu163根据我的理解，您尝试将LED0信号连接到FMC，如下所示
FPGA.E32（Bank35） - > J35.E9（Connector ref＃.Pin＃） FPGA.H24（Bank 36） - > J35.F25 在情况2中，探测引脚F25显示“0”，而在情况1中，探测引脚E9显示为高电平，如预期的那样。 它是否正确？ 如果是，您能否回答以下问题 你是如何探测FMC引脚的？ 你能测量FMC1引脚F25和地之间的电阻吗？ 您可以尝试将LED0信号分配给Bank 36上连接到FMC1＆amp;的任何其他引脚。 检查。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
@ qu163Guess我不清楚。
你是如何探测FMC引脚的？ - 直接探测引脚或使用带有接头的FMC配对/子板。 你能测量FMC1引脚F25和地之间的电阻吗？ - 请使用万用表，让我知道测量的电阻值。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
1.当Gear设置为200M时，直接探测引脚2.电阻为1.2M
|
|
|
|
|
|
@ qu163
1.直接探测引脚 这解释了这个问题。 Bank 36从FMC模块断电[FMC1_VIO_B_M2C]。 如果没有FMC模块，银行将无法供电，因此您需要注意的问题。 如果您使用FMC_XM105模块，这将为Bank 36和HB总线供电，您应该看到预期的结果。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
非常感谢gnarahar，我已经注意到这个银行没有供电的问题。我已经解决了问题，再次感谢
|
|
|
|
|
|
@ qu163Cool。
请关闭此帖子 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2430 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
756浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
546浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
368浏览 1评论
1964浏览 0评论
683浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4204
评论
淘帖
2116
