完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
在我的设计中,我使用PLL为所有mylogic生成全局时钟。 我想使用相同的输出时钟来使用不同的BUFIO2为OSERDES原语生成时钟。 在地图期间我收到此错误: 错误:位置:1136 - 此设计包含一个全局缓冲区实例, ,驾驶网,这是推动以下 (前30个)非时钟加载引脚。 由于受到限制,这不是Spartan-6中推荐的设计实践 可能导致过度延迟,倾斜或不可路由的全局路由 的情况。 建议仅使用BUFG资源来驱动时钟 负载。 如果您希望覆盖此建议,可以使用 .ucf文件中的CLOCK_DEDICATED_ROUTE约束(如下所示)降级 此消息发送到警告并允许您的设计继续。 错误:包装:1654 - 时序驱动的放置阶段遇到错误。 以下是代码的一部分,突出显示了用于OSERDES块的PLL和BUFIO2之间的连接 一个钟 港口地图 ( - 端口时钟 CLK_IN1_P => clkp, CLK_IN1_N => clkn, - 时钟输出端口 CLK_OUT1 => int_clk); -------------------------------------------------- ------------------------ ----用于数据和数据时钟的时钟生成------------------------------------- ----- -------------------------------------------------- ------------------------ Generation_oserdes_data:BUFIO2通用地图( DIVIDE => 8, - DIVCLK分频器除数值; 默认1 I_INVERT => FALSE, - DIVIDE_BYPASS => FALSE, - USE_DOUBLER => FALSE) - 港口地图( I => int_clk, - 输入源时钟0度 IOCLK => txioclk, - IO的输出时钟 DIVCLK => gclk_s, - 输出分频时钟 SERDESSTROBE => txserdesstrobe); - 输出SERDES选通(时钟使能) BUFG_inst:BUFG 港口地图( O => gclk, 我=> gclk_s ); Generation_oserdes_clock1:BUFIO2通用地图( DIVIDE => 8, - DIVCLK分频器除数值; 默认1 I_INVERT => FALSE, - DIVIDE_BYPASS => FALSE, - USE_DOUBLER => TRUE) - 港口地图( I => int_clk, - 输入源时钟0度 IOCLK => txioclk_clk, - IO的输出时钟 DIVCLK => gclk_clk_s, - 输出分频时钟 SERDESSTROBE => txserdesstrobe_clk); - 输出SERDES选通(时钟使能) Generation_oserdes_clock2:BUFIO2通用地图( DIVIDE => 8, - DIVCLK分频器除数值; 默认1 I_INVERT =>正确, - DIVIDE_BYPASS => FALSE, - USE_DOUBLER => FALSE) - 港口地图( I => int_clk, - 输入源时钟0度 IOCLK => txioclk_clk2, - IO的输出时钟 DIVCLK =>打开, - 输出分频时钟 SERDESSTROBE =>开放); - 输出SERDES选通(时钟使能) BUFG_inst_dataclock:BUFG 港口地图( O => gclk_clk, 我=> gclk_clk_s ); 提前感谢您的回答。 |
|
相关推荐
2个回答
|
|
你好@ tony91
BUFIO2输入应连接到GCLK引脚(顶层端口)。 您无法将PLL / BUFG输出驱动到BUFIO2。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 在原帖中查看解决方案 |
|
|
|
你好@ tony91
BUFIO2输入应连接到GCLK引脚(顶层端口)。 您无法将PLL / BUFG输出驱动到BUFIO2。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) |
|
|
|
只有小组成员才能发言,加入小组>>
2304 浏览 7 评论
2712 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2196 浏览 9 评论
3277 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2346 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
625浏览 1评论
1679浏览 1评论
183浏览 1评论
645浏览 0评论
1832浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-17 15:13 , Processed in 1.093176 second(s), Total 49, Slave 43 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号