[问答]

为什么我无法使用Spartan-6时钟信号？

问答对人有帮助，内容完整，我也想知道答案 0 嗨，我在我的定制板上使用Spartan-6XC6SLX150-3FGG900I。我正在将一个外部时钟（24MHz，3.3Vpp）从波形发生器馈送到FPGA上的AB2引脚（GCLK25），并尝试将其用于我的逻辑（计数器）。下面是我的Verilog代码（复制自http://electronics.stackexchange ... on-xilinx-spartan-6）模块counter1（输入线clk，输出led1）; reg [15：0]柜台; // counterwire clk_ibufg; wire clk_int; IBUFG clk_ibufg_inst（.I（clk）,. O（clk_ibufg））; BUFG clk_bufg_inst（.I（clk_ibufg）,. O（clk_int））; 总是@（posedge clk_int）柜台所有银行的Vcco供电均为1.8V。非常感谢，毗湿奴 0
2019-8-1 09:26:35　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答举报张淑兰相关推荐 • Spartan-6器件的可用性 1705 • 如何替换Spartan-6代码中的BUFGDLL？ 1867 • 如何做Mojo V3中的spartan-6 FPGA中生成所需的时钟频率？ 1617 • 请问SPARTAN-6的平台电缆USB是否支持？ 1930 • 如何解决Spartan-6时钟I / O引脚使用问题 1986 • SPARTAN-6 FPGA不支持ML605板 1194 • 无法获取是否启用和重置Spartan6 BRAM信号 1291 • Spartan6 PCIe PIO示例无法使用lspci查看卡 2219 • 请问时钟信号有时钟和非时钟负载是什么意思？ 1895 • Spartan-6 IO是否具有内置的施密特触发器？ 2719 2个回答

答案对人有帮助，有参考价值 0 嗨，大家好，对不起，这是生成位文件时发生的错误。我正在生成位文件而没有勾选“Drive done pin high”选项，这就是问题所在。启用了一个“Driver done pin high”选项，我的逻辑工作正常。有人可以解释这个选项实际上做了什么以及为什么在禁用此选项时实现失败了？谢谢，毗湿奴

2019-8-1 09:32:51 评论举报郎渐海

答案对人有帮助，有参考价值 0 您是否根据电路板硬件确定了引脚，IO标准和方向？请检查一次。 _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。

2019-8-1 09:39:59 评论举报张颖