完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，我正在尝试使用spartan6块rams作为真正的双端口ram，数据宽度为20bits。所以实例化的宏由xilinx.i提供.Spartan-6库指南用于HDL设计，但我无法获取是否启用和重置信号
ENA，ENB，RSTA和RSTB是高电平有效或低电平有效信号。进一步写入使能WEA和WEB为4位，数据宽度为19-36位。它的优点是什么？ 提前致谢。 以上来自于谷歌翻译 以下为原文 Hi,i'm trying to use spartan6 block rams as true dual port ram,for data widths of 20bits.So instantiated macro as given by xilinx.i referred Spartan-6 Libraries Guide for HDL Designs,but i m not getting whether enable and reset signals ENA,ENB,RSTA & RSTB are active high or active low signals.Further write enable WEA and WEB are of 4 bits,for data widths of 19-36 bits.Whats the advantage of it? Thanks in Advance. 
0
|
|
相关推荐
3个回答
|
|
|
1）所有控制信号均为高电平有效。
这适用于几乎所有内部信号和每个Xilinx原语。 清楚地注明了例外，并且信号名称中通常有一个尾随“N”。 2）“字节”写使能允许您使用BRAM的多字节接口，并且仍然一次写入一个字节而不使用读/修改/写周期。 对于小于32的位宽，这不是那么有趣，但对于使用32位或36位接口同时具有字节或16位数据类型的嵌入式处理器而言，它会产生很大的不同。 对于大多数其他应用程序，您可以将相同的值应用于所有4位。 - Gabor 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 1) All control signals are active high. This applies to almost every internal signal and every Xilinx primitive. Exceptions are clearly noted and usually have a trailing "N" in the signal name. 2) "byte" write enables allow you to use a multi-byte interface to the BRAM and still write one byte at a time without using read/modify/write cycles. For bit widths less than 32 this is not so interesting, but it makes a big difference for embedded processors that use a 32 or 36 bit interface while having byte or 16-bit data types. For most other applications you can just apply the same value to all 4 bits. -- GaborView solution in original post |
|
|
|
|
|
1）所有控制信号均为高电平有效。
这适用于几乎所有内部信号和每个Xilinx原语。 清楚地注明了例外，并且信号名称中通常有一个尾随“N”。 2）“字节”写使能允许您使用BRAM的多字节接口，并且仍然一次写入一个字节而不使用读/修改/写周期。 对于小于32的位宽，这不是那么有趣，但对于使用32位或36位接口同时具有字节或16位数据类型的嵌入式处理器而言，它会产生很大的不同。 对于大多数其他应用程序，您可以将相同的值应用于所有4位。 - Gabor 以上来自于谷歌翻译 以下为原文 1) All control signals are active high. This applies to almost every internal signal and every Xilinx primitive. Exceptions are clearly noted and usually have a trailing "N" in the signal name. 2) "byte" write enables allow you to use a multi-byte interface to the BRAM and still write one byte at a time without using read/modify/write cycles. For bit widths less than 32 this is not so interesting, but it makes a big difference for embedded processors that use a 32 or 36 bit interface while having byte or 16-bit data types. For most other applications you can just apply the same value to all 4 bits. -- Gabor |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1143浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1306
评论
淘帖
1471
