完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我已尝试使用UART的vhdl代码，但我发现了综合报告中提到的错误。
实际上我想在15.83ms内收到19位并在超级终端上显示它们。 所以我尝试过这个UART编码，但是我发现了错误和警告.... plz建议......我必须做些什么来消除错误.... 综合报告.docx 17 KB GenericUART.xise 41 KB 
0
|
|
相关推荐
4个回答
|
|
|
似乎FIFO即时问题。
FIFO模块未在您的设计中正确实例化 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
解决FIFO问题需要哪些变化......
|
|
|
|
|
|
您可以分享您的设计，以便在本地运行
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
这是我的UART代码。
但是我希望在超级终端上显示19位，例如（1个开始，8个数据，8个地址和2个停止位），这些8位数据和8位地址应该相互分离，这意味着我要显示8位数据和8位 位地址分开。 我该怎么做才能达到这个效果...... GenericUART.xise 41 KB |
|
|
|
|
只有小组成员才能发言，加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2873 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3057 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1325浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1167浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1020
评论
淘帖
383
