完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
ug331.pdf pic显示VQFP100中的S350A可以使用引脚83-86,88-90用于DCM。
下面是DCM_X0Y0和DCM_X1Y0。 我根本不明白那张桌子。 所以我用20个时钟做了一个测试项目,所以ISE使用所有全局时钟。 这显示了ISE实施设计的输出。 我给X1Y0加了一个红点。 (CLK10) X0Y0我在该表中找不到它,它没有被使用。 这来自设计摘要 - 引脚报告。 clk10(红点)放在引脚P41,GCLK15上,即 甚至没有在ug331中列为有效的DCM引脚,但它被称为X1Y0。 那么,我可以将哪个引脚用于XC3S50A VQFP100上的DCM时钟? 编辑:我现在看到DCM_X1Y0和BUFGMUX_X1Y0不是一回事, 但同样的数字让我感到困惑。 当然,我仍然不知道哪些引脚用于DCM。 以上来自于谷歌翻译 以下为原文 The ug331.pdf pic shows that S350A in VQFP100 can use pins 83-86, 88-90 for DCM. Below it says DCM_X0Y0 and DCM_X1Y0. I don't understand that table at all. So I've made a test project with 20 clocks, so that ISE uses all global clocks. This shows the output of ISE Implement Design. I've put a red dot with X1Y0. (clk10) X0Y0 I can't find in that table, it is not used. This is from the Design summary - Pinout report. clk10 (red dot) is placed on pin P41, GCLK15, which is not even listed in the ug331 as valid DCM pin, yet it is called X1Y0. So, which pin(s) may I use for DCM clock on a XC3S50A VQFP100? edit: I see now that DCM_X1Y0 and BUFGMUX_X1Y0 are not the same thing, but that same numbers got me confuzed. Of course, I still don't know which pins to use for DCM. |
|
相关推荐
1个回答
|
|
如果您想找到与特定DCM配合使用的Optimal GCLK引脚,请参阅UG331第47页的图表。我想显示器件布局。
或者,您可以仅使用DCM和CLKIN等进行测试设计。并查看工具放置CLKIN引脚的位置。 -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- 以上来自于谷歌翻译 以下为原文 If you want to find the Optimal GCLK pin to use with a specific DCM there is a Diagram in UG331 page 47 I think showing the device layout. Alternatively you could do a test design with just the DCM and CLKIN etc.. and see where the CLKIN pin gets placed by the tools.------------------------------------------------------------------------- Don’t forget to reply, kudo, and accept as solution. ------------------------------------------------------------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2361 浏览 7 评论
2780 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2414 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
730浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
336浏览 1评论
742浏览 0评论
1935浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-9 04:28 , Processed in 1.181182 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号