完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,我有以下实例:(的Virtex 4)dcm_clk_166_qdr_phase_i:dcm_clk_166_qdr_phase端口映射(clkin_in => clk_qdr_166_base,端RST_IN => rst_dcm_166_qdr_phase,clkdv_out => clk_qdr_div2,clk0_out => clk_qdr_166_0_i,clk2x_out => clk_qdr_2x,clk270_out => clk_qdr_166_270,locked_out
=> dcm_qdr_166_phase_locked);似乎当我在电路板上保持硬复位时,此DCM不太可能锁定。 通过快速点击重置一切似乎都很好。 我做错了什么。如果需要,我可以提供信息。 |
|
相关推荐
2个回答
|
|
好久好久多久了?
我记得重置的时间有限。 此外,通常需要更多行来实例化DCM,请显示所有内容。 你使用架构向导生成了这个吗? 你使用什么芯片和步进? 如果这很紧急,你应该打开一个webcase。 -------------------------------------------------- --------------------------不要忘记回复,不要接受作为解决方案----------- -------------------------------------------------- --------------- |
|
|
|
谢谢你的回复。我会打开一个webcase。
|
|
|
|
只有小组成员才能发言,加入小组>>
2166 浏览 7 评论
2608 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2081 浏览 9 评论
3153 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2197 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
430浏览 1评论
1529浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2180浏览 0评论
511浏览 0评论
1645浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-28 20:05 , Processed in 0.814050 second(s), Total 44, Slave 38 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号