[问答]

如何使用V5 DCM生成低速时钟

问答对人有帮助，内容完整，我也想知道答案 0 需要生成一个低速单端时钟来测试非常慢的serdes通道（长篇故事为什么它如此低和单端）。我试图在低频模式下使用V5 DCM接受2.5MHz的输入时钟并产生15MHz-17.5MHz。当我使用GUI核心生成器并选择最大范围性能模式时，我只能为输入时钟选择至少19MHz。这是我的时钟源板输入时钟为32MHz和120MHz。所以我计划将32MHz分频为12以获得2.666MHz（我的移位时钟），或者将120MHz分频到7.5MHz，然后用计数器进一步划分7.5MHz以获得2.5MHz。我想将这个2.666MHz发送到DCM并乘以6得到16MHz。这可能吗？我是否必须手动配置DCM？ 0
2020-6-15 16:11:09　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答举报宋艳艳相关推荐 • 普通I/O输入时钟使用DCM 4184 • DCM DRP并在运行时重新配置DCM freq 3385 • 如何从Virtex 5 FPGA输出时钟信号 1639 • 请问为什么没有光纤通道IP支持V5 FXT？ 872 • DCM和PLL上的源或系统如何同步 983 • 从寄存器生成时钟的频率是多少？ 2116 • 如何解决DCM输入时钟综合产生的错误？ 1891 • Virtex4 / 5 DCM开关问题如何解决 734 • 求奋斗v5的光盘资料 3384 • 请问V5 JOB默认是否有上拉？ 771 2个回答

答案对人有帮助，有参考价值 0 那么反馈会不会有问题？我的时钟不会相位对齐然后呢？

2020-6-15 16:39:12 评论举报孙琪

答案对人有帮助，有参考价值 0 如UG190中的时钟管理部分所述： DCM包含一个延迟锁定环（DLL），通过相对于输入时钟调整DCM的输出时钟来消除时钟分配延迟。不幸的是，对于您需要的频率，您无法使用DLL输出时钟。未连接CLKFB引脚时，DCM时钟输出不会偏斜至CLKIN。但是，保留了所有输出时钟之间的相对相位关系。

2020-6-15 16:46:04 评论举报李想