[问答]

怎么将PGM程序文件加载到BRAM模型中

问答对人有帮助，内容完整，我也想知道答案 0 我有一个程序文件，在模拟开始时必须存储在BRAM中。要加载BRAM，我无法重复使用我的传统测试平台任务，因为内存组织不同，因为这些任务是为ASIC RAM IP编写的。我们正在尝试使用Xilinx FPGA启动产品原型，因此RAM IP与BRAM交换。如何在模拟中加载带有pgm文件的BRAM？以上来自于谷歌翻译以下为原文 I have a program file which has to be stored in BRAM when simulation starts. To load the BRAM, am not able to re-use my legacy test bench tasks because the memory organization is different as those tasks were written for an ASIC RAM IP. We are trying to bring-up a prototype of the product using Xilinx FPGA, so RAM IP is swapped with BRAM. How to load the BRAM with pgm file in simulation? 0
2019-4-22 07:41:01　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报向芹相关推荐 • 如何将IIC文件加载到Xilinx平台电缆USB II中使用的EEPROM中去？ 1789 • 怎样从SPI FLASH加载FPGA程序 12917 • 初始化BRAM警告coe文件不存在 4039 • XDMA加载驱动程序失败怎么办 6332 • 如何将.bin文件加载到Huzzah ？ 361 • 如何使用引导加载程序RAppID BL工具通过CAN 0（PTE4 和 PTE5）刷新应用程序？ 327 • 在vivado中bram加载coe文件数据仅在实例化中生成datain 2518 • 无法将.bit文件加载到fpga 2874 • 请问如何把程序加载到SC589开发板中运行 2155 • 使用调试器将程序加载到DRAM中，为什么配置工具会出现此错误？ 465 2个回答

答案对人有帮助，有参考价值 0 @wpravinyou可以编写一个verilog任务，它读取现有文件，重新排列数据并“强制”信号进入bram以高速加载它们，然后“释放”并让模拟运行。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。以上来自于谷歌翻译以下为原文 @wpravin you can write a verilog task which reads the existing file, re-arrange the data and "force" signals into the bram to load them at a high speed, then "release" and let the simulation run. - Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented.

2019-4-22 07:59:36 评论举报陈苏文

答案对人有帮助，有参考价值 0 @muzaffer感谢你的输入。是的，我可以根据要求编写任务来重新安排数据。我拥有的模型是“PNL_BRAM_256X16_sim_netlist.v”，这是实例化多个基元的网表模型。因此很难安排数据。我想知道BRAM的verilog行为模型是否可用以及如何生成它？以上来自于谷歌翻译以下为原文 @muzaffer Thanks for your inputs. Yes, i can write a task to re-arrange data as per requirement. The model which I have is "PNL_BRAM_256X16_sim_netlist.v", and this is netlist model with multiple primitives instantiated. So it is difficult to arrange data. I would like to know whether verilog behavioral model of BRAM is available and how to generate it?

2019-4-22 08:05:43 评论举报郭武莱