完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我在Xilinx ISE 14.7中使用Xilinx内核生成器为Xilinx XC5VFX70T-3FF1136C Virtex-5 FPGA设计了快速傅里叶变换。
现在我必须获取FFT的输出数据值并将这些值存储在ROM中作为校准值。 请建议我将输出值存储到ROM中的一些方法。 
0
|
|
相关推荐
5个回答
|
|
|
你打算用什么样的ROM？
你想使用fpga bram，然后从第351页检查rom实现的hdl指南 http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/virtex5_hdl.pdf |
|
|
|
|
|
嗨@ ghpatil，
您可以编写代码来存储BRAM中的值。 有关ROMhttp：//www.xilinx.com/support/documentation/sw_manuals/xilinx2016_2/ug901-vivado-synthesis.pdf的编码示例，请浏览以下链接的第158页。 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
我知道如何制作ROM。
但是，我不是从外部文本文件或case语句初始化ROM的数据值，而是要分配FFT的输出值以将其用作校准数据。 我将仅在第一次运行期间分配值，然后ROM值将保持不变。 所以请建议我用一些方法将输出数据值分配给我的ROM。 |
|
|
|
|
|
嗨@ ghpatil，
指向UG背后的原因是： 最后，这些值将存储在BRAM中。 所以你必须保持代码完整，并且在它的顶部你必须编写一个代码来分配值。 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
感谢您回复@ arpansur。
如果我编写一个代码来将值分配给我的ROM，那么它将不再是ROM，XST会将其合成为RAM。 我不希望这样。 通常我们用一些外部文件或case语句初始化ROM，同样我想用从FFT获得的输出数据初始化ROM。 我想只写一次数据，之后我不打算更改ROM数据。 请建议我这样做的一些方法。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
759浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
371浏览 1评论
1966浏览 0评论
685浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2552
评论
淘帖
2306
