[问答]

选项31-67：设计中的LUT3单元缺少输入引脚I1上的连接

问答对人有帮助，内容完整，我也想知道答案 0 你好，在实施阶段，我遇到了这个问题： [选项31-67]问题：设计中的LUT3单元缺少输入引脚I1上的连接，LUT方程使用该连接。该引脚在设计中未被连接，或者由于未使用的逻辑的修整而移除了连接。 LUT单元名称为：LD180_130918_i / axi_apb_bridge_0 / U0 / AXILITE_SLAVE_IF_MODULE / FSM_sequential_axi_wr_rd_cs [1] _i_2。任何想法如何解决这个问题？以上来自于谷歌翻译以下为原文 Hello , While the implementation phase I've got this problem : [Opt 31-67] Problem: A LUT3 cell in the design is missing a connection on input pin I1, which is used by the LUT equation. This pin has either been left unconnected in the design or the connection was removed due to the trimming of unused logic. The LUT cell name is: LD180_130918_i/axi_apb_bridge_0/U0/AXILITE_SLAVE_IF_MODULE/FSM_sequential_axi_wr_rd_cs[1]_i_2. Any Idea how to fix this issue ?? 0
2018-11-13 14:29:54　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答举报康辅佑相关推荐 • 设计中的LUT3单元缺少输入引脚I0上的连接 7158 • 如何使用spartan6 fpga和microblaze在edk中使用axi中断控制器的MapLib 2939 • 流水线基元时出错 816 • 在PlanAhead中的一个Slice中发现了LUT6实例的BEL位置的差异怎么解决？ 1797 • 有没有办法约束寄存器输出和BUFGCTRL的输入（I0 / I1）之间的路径？ 2174 • 在7系列中有多少真正的6x1 LUT？ 1188 • 有关不需要的地图处理和无效地图选项的一些问题 1420 • LUT与真值表有何关系 3035 • 请教ALTERA的FPGA什么时候开始使用6输入LUT？ 4402 • 怎么读取Vivado中放置的LUT的切片坐标 3251 2个回答

答案对人有帮助，有参考价值 0 HI @奥特曼，为了调试这个，我建议你在运行优化之前打开合成设计并找出导致错误的LUT。通常，当LUT引脚未连接时会发生此错误。如果需要，可以在驱动错误中提到的LUT的单元格上使用dont_touch属性。以上来自于谷歌翻译以下为原文 HI @ottmann, For debugging this, I would suggest you open the synthesized design before running optimization and find out the LUT causing the error. Generally, this error would occur when the LUT pins are unconnected. If you want you can use the dont_touch attribute on the cell driving the LUT mentioned in the error.

2018-11-13 14:49:40 评论举报陈艳

答案对人有帮助，有参考价值 0 @ottmann 这已在Vivado实施用户指南（UG904）的“常见设计错误”主题下记录： https://www.xilinx.com/support/documentation/sw_manuals/xilinx2018_2/ug904-vivado-implementation.pdf#page=51 正如@ shameeraYou正确建议的那样，您可以打开精心设计或合成设计并检查LUT单元的连接。打开合成设计后使用以下TCL命令： show_objects -name test [get_cellsLD180_130918_i / axi_apb_bridge_0 / U0 / AXILITE_SLAVE_IF_MODULE / FSM_sequential_axi_wr_rd_cs [1] _i_2] 如果您有一个有效的连接并且该工具正在修剪它，您也可以应用DONT_TOUCH属性。 https://www.xilinx.com/support/documentation/sw_manuals/xilinx2018_2/ug912-vivado-properties.pdf#page=191 FYI：HTTPS：//www.xilinx.com/support/answers/70111.html --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 以上来自于谷歌翻译以下为原文 @ottmann This has been documented in Vivado implementation user guide (UG904) under "common design error" topic: https://www.xilinx.com/support/documentation/sw_manuals/xilinx2018_2/ug904-vivado-implementation.pdf#page=51 As correctly suggested by @shameera You can open elaborated or synthesized design and check the connection of the LUT cell. Use the following TCL command after opening synthesized design: show_objects -name test [get_cells LD180_130918_i/axi_apb_bridge_0/U0/AXILITE_SLAVE_IF_MODULE/FSM_sequential_axi_wr_rd_cs[1]_i_2] You can also apply DONT_TOUCH attribute if you have a valid connection and the tool is trimming it. https://www.xilinx.com/support/documentation/sw_manuals/xilinx2018_2/ug912-vivado-properties.pdf#page=191 FYI: https://www.xilinx.com/support/answers/70111.html --Syed --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------------

2018-11-13 15:06:03 评论举报赵雪培