完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，逻辑单元数和6输入LUT之间的比率是1.6：1。
您可以从产品表中找到逻辑单元：http：//www.xilinx.com/publications/prod_mktg/Virtex7-Product-Table.pdfThanks,Vinay -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
|
|
所有LUT均为64位，可用作6或5个输入LUT（在后一种情况下，您可以使用两个共享引脚）。
由于存在主/从布置，因此64位LUT（仅SLICEM）中的SRL为32位。 部件中的切片总数可在“7系列FPGA概述”中找到。 将其乘以4，即可获得总LUT计数。 |
|
|
|
|
|
谢谢，我不完全理解为什么有一个主从位但仍然有帮助。
|
|
|
|
|
|
对于主/从，需要2位来进行寄存器级。
|
|
|
|
|
只有小组成员才能发言，加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2873 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3057 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1325浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1167浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1473
评论
淘帖
2035
