完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我正在尝试实现我的设计,但它在第3阶段初始路由时陷入困境。
我尝试在一个新项目中运行相同的设计,但又被卡住了。 以前有人遇到过这个。 请帮忙!! 以上来自于谷歌翻译 以下为原文 I am trying to implement my design but it got stuck at phase 3 initial routing. I tried running the same design in a new project but got stuck again. Have anyone encountered this before. Please help!! |
|
相关推荐
1个回答
|
|
你好@ lochanamendis。
实施日志文件是否可用? 此外,您可以通过打开后置DCP和报告时间来检查放置后的时间(WNS,TNS,WHS,THS)吗? -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- 以上来自于谷歌翻译 以下为原文 Hi @lochanamendis. Is the implementation log file available? Also, Can you check the timing (WNS,TNS,WHS,THS) after placement by opening the post-place DCP, and reporting timing? ------------------------------------------------------------------------- Don’t forget to reply, kudo, and accept as solution. ------------------------------------------------------------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
366浏览 1评论
1963浏览 0评论
682浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 17:41 , Processed in 1.575504 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号