完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我有一个设计花了大约4-5个小时来完成vivado 2013.2的综合和实现。
我做了一些小的改动，现在我被困在第3.4阶段提交小宏和＆amp; 核心逻辑超过24小时。 我重新运行了我的脚本两次，它一直卡在这里。 任何想法为何陷入困境？ 以上来自于谷歌翻译 以下为原文 I had a design that took about 4-5 hours to get through synthesis and implementation with vivado 2013.2. I made some minor changes and now i have been stuck in Phase 3.4 Commit small Macros & Core Logic for over 24 hours. I have re ran my script twice and it keeps getting stuck here. Any ideas why its getting stuck? 
0
|
|
相关推荐
8个回答
|
|
|
你能试试2013.3吗？
它可能会有所帮助或提供更好的错误。 以上来自于谷歌翻译 以下为原文 Can you try in 2013.3? It might help or give a better error. |
|
|
|
|
|
我和2013.3 vivado一样。
但是，我认为这可能与区域约束（pblocks）有关，因为这是我在问题发生之前所做的事情。 我运行了一个工作正常的放置器，我正在更糟糕的区域，运行report_timing_summary来建立下一个错误，然后添加更多约束。 我只有几个去，然后gui锁定。 此时构建已陷入困境，因此我将不得不删除pblock并重新开始。 也许vivado可以支持最大数量的pblock。 令人沮丧。 以上来自于谷歌翻译 以下为原文 I am getting the same, and with the 2013.3 vivado. However, I am thinking that this is probably related to area constraints(pblocks), as this is what i was doing before the issue. I had run the placer which worked fine and I was pblocking the worse areas, running the report_timing_summary to establish the next error, and then adding more constraints. i only had a few more to go and then the gui locked up. Builds have got stuck at this point since so I am going to have to remove the pblocks and start again. Perhaps there is a maximum number of pblocks that vivado can support. Its frustating. |
|
|
|
|
|
pblocks太小了吗？
使用较小尺寸的plocks处理时存在一个错误。（放置器宽度为1的panthandle pblocks）。 你能看看吗？ 以上来自于谷歌翻译 以下为原文 Are the pblocks too small? There was a bug for handling with smaller size plocks.(placer cant handle pblocks with width of 1). Can you check this? |
|
|
|
|
|
我有DSP48_X17Y194：DSP48_X17Y195（加上其他），宽度为1，但如果你的意思是SLICE，RAMB18或RAMB36，那么没有。
以上来自于谷歌翻译 以下为原文 I have DSP48_X17Y194:DSP48_X17Y195 (plus others) which is a width of 1, but if you mean either the SLICE, RAMB18 or RAMB36, then no. |
|
|
|
|
|
限制也适用于DSP / BRAM。
这是在2014.1修复。 你可以尝试增加该pblock的宽度吗？ 以上来自于谷歌翻译 以下为原文 The limitation is for DSP/BRAM as well. This is fixed in 2014.1. Can you try by increasing the width for that pblock? |
|
|
|
|
|
我会评论那些特定的pblock，看看是不是，但我肯定会下载最新的vivado。
我不确定我们现在是否可以增加尺寸，直到我可以在gui中查看，但由于计划是做一些较小的，我不确定那是不是现在的方式。 以上来自于谷歌翻译 以下为原文 I'll comment out those particular pblocks and see if it is that, but I i wlll certainly download the latest vivado as well. I'm not sure if we can increase the size at the moment until I can view in the gui, but since the plan was to do some smaller ones, I'm not sure that that is the way to go as yet. |
|
|
|
|
|
有一个补丁可用于2013.4修复与宽度为1的pblock相关的错误。如果你想要补丁你可以打开一个webcase并要求补丁到CR 762357。
以上来自于谷歌翻译 以下为原文 There is a patch available for 2013.4 to fix the bug related to pblocks with width of 1. If you want the patch you can open a webcase and ask for the patch to CR 762357. |
|
|
|
|
|
@sembarc_xil请告诉我你的结果。
以上来自于谷歌翻译 以下为原文 @sembarc_xil Please keep me posted with your results. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2220 浏览 7 评论
2643 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2125 浏览 9 评论
3197 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2248 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
494浏览 1评论
1576浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2219浏览 0评论
545浏览 0评论
1711浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
951
评论
淘帖
111
