完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1233
|
你好
我有两个用VHDL编写的RTL处理器完全相同。 第一个是三个管道阶段，它按如下划分：IF => ID => EX-WB（表示instr获取解码执行和写回） 第二个是四个流水线级，按如下划分：IF => ID => EX => WB。 在vivado上合成4个管道阶段大约需要3分钟，并生成需要4,585个LUT的布局（查找表） 在vivado上合成3管道阶段大约需要30分钟，并生成需要38,886个LUT的布局。 任何人都可以解释为什么会有这么大的差异，vivado如何以这种方式优化一个，另一个以完全不同的方式 谢谢 
0
|
|
相关推荐
2个回答
|
|
|
|
|
|
2020-5-22 09:30:19
评论
|
|
|
@ u4223374感谢您的快速回复
我道歉，但截至目前，我无权分享代码。 下面我附上了关于核心的synth_reports。 我把三个和四个管道阶段都放了 3PS_synth_report.vds 74 KB 4PS_synth_report.vds 66 KB |
|
|
|
|
只有小组成员才能发言，加入小组>>
2374 浏览 7 评论
2790 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2257 浏览 9 评论
3331 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2422 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
747浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
533浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
356浏览 1评论
750浏览 0评论
1951浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
2341
