完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我们的一个项目在PAR期间发出约束错误。
使用ISE 14.7。 当人们查看PROJECT.PAR文件时，会发现约束错误（具有*）以及建立或保持绑定违规以及与错误相关联的时钟。 没有生成时间报告。 我们使用脚本而不是GUI。 如何找到导致错误的确切寄存器？ （我查看了几个文件，找不到错误的确切寄存器） 谢谢 以上来自于谷歌翻译 以下为原文 One of our project issues a constraint error during the PAR. Using ISE 14.7. When one views the PROJECT.PAR file one finds the constraint error (has an *) and the setup or hold tie violation and the clock associated with the error. No timing report is generated. We use scripts and not the GUI. How does one find the exact register causing the error? (I have looked at several files and cannot find the exact register of the error) Thanks 
0
|
|
相关推荐
3个回答
|
|
|
详细的时序报告由“trce”程序生成。
如果这样运行，那么这将导致.twr文件（人类可读）和.twx文件。 使用“timingan”工具可以查看时序分析结果（甚至可以生成非常有限的自定义报告）。 当然，这一切都集成在Project Navigator中 - 一旦完成设计，你可以打开交互式计时报告查看器（我不记得菜单中你找到机制的确切位置，但它在列表中 运行地点和路线后可用的选项）。 Avrum 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Detailed timing reports are generated by the "trce" program. If this is run, then this will result in a .twr file (which is human readable) and a .twx file. Timing analysis results can be viewed (and even very limited customized reports can be generated) using the "timingan" tool. Of course, this is all integrated in to the Project Navigator - you can open the interactive timing report viewer once you have finished implementing the design (I don't remember exactly where in the menus you find the mechanism, but it is in the list of options available after running place and route). Avrum View solution in original post |
|
|
|
|
|
详细的时序报告由“trce”程序生成。
如果这样运行，那么这将导致.twr文件（人类可读）和.twx文件。 使用“timingan”工具可以查看时序分析结果（甚至可以生成非常有限的自定义报告）。 当然，这一切都集成在Project Navigator中 - 一旦完成设计，你可以打开交互式计时报告查看器（我不记得菜单中你找到机制的确切位置，但它在列表中 运行地点和路线后可用的选项）。 Avrum 以上来自于谷歌翻译 以下为原文 Detailed timing reports are generated by the "trce" program. If this is run, then this will result in a .twr file (which is human readable) and a .twx file. Timing analysis results can be viewed (and even very limited customized reports can be generated) using the "timingan" tool. Of course, this is all integrated in to the Project Navigator - you can open the interactive timing report viewer once you have finished implementing the design (I don't remember exactly where in the menus you find the mechanism, but it is in the list of options available after running place and route). Avrum |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
365浏览 1评论
1961浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2691
评论
淘帖
1782
