完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
端口名称和ucf网络不匹配您应该只对a，b，c，clk输入有约束我不认为你使用正确的ucf文件
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
在ucf中，拉和上之间有空间，将其更改为上拉
|
|
|
|
|
|
请参阅实体中的端口名称，ucf应该相同但是这里根本不匹配
你的实体 端口（a：在STD_LOGIC_VECTOR（1 downto 0）; b：在STD_LOGIC_VECTOR（1 downto 0）; clk：在STD_LOGIC中; c：out STD_LOGIC_VECTOR（3 downto 0））; 你的ucf文件 #CCLKNET“CCLK”LOC =“U28”| IOSTANDARD = LVCMOS33; NET“CCLK”周期= 10ns;＃SwitchesNET“SW5”LOC =“G19”| IOSTANDARD = LVCMOS25 | 拉起; NET“SW7”LOC =“F19”| IOSTANDARD = LVCMOS25 | PULL UP; NET“SW13”LOC =“B6”| IOSTANDARD = LVCMOS25 | PULL UP; NET“SW14”LOC =“C5”| IOSTANDARD = LVCMOS25 | PULL UP; #LEDNET“DS19”LOC =“E15”| IOSTANDARD = LVCMOS25 | SLEW = SLOW | DRIVE = 8; NET“DS20”LOC =“D15”| IOSTANDARD = LVCMOS25 | SLEW = SLOW | DRIVE = 8; NET“DS21”LOC =“W17”| IOSTANDARD = LVCMOS25 | SLEW = SLOW | DRIVE = 8; NET“DS22”LOC =“W5”| IOSTANDARD = LVCMOS25 | SLEW = SLOW | DRIVE = 8; 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2370 浏览 7 评论
2789 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2257 浏览 9 评论
3331 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2420 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
743浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
531浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
348浏览 1评论
748浏览 0评论
1949浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1020
评论
淘帖
384
