完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
嗨,
我发布这篇文章是因为我们使用Xilinx的隔离验证工具解决了一些问题。 请让我向你介绍一下: - 我们正在使用ISE v14.7和IVT v14.7。 - 我们正在设计Spartan-6。 我们希望实现模块化实现,每个模块彼此隔离,在不同的重新实现中物理地分离功能和控制实现。 我们这样做了: 1)我们的VHDL设计是模块化的:我们的TOP vhdl文件仅包含实体描述和组件实例化。 2)我们为每个模块定义了区域约束(这是针对每个实例)。 请找到附加的UCF文件。 3)我们已经实现了整个设计***。 生成的Floorplan(使用Plan Ahead分析)似乎保留了层次结构,它确实在UCF中的constarints定义的phsycal区域中实现了每个模块。 请查看附带的截图。 到目前为止,这一切似乎都符合我们的期望。 我们现在就开始使用IVT: 1)UCF上的IVT似乎工作正常。它确实报告了一些隔离违规,因此重写区域约束以避免它们。 现在,IVT报告没有任何违规行为。 2)NCD上的IVT对我们不起作用:该工具输出与无法在NCD文件中找不到任何“可见用户模块”相关的错误。 使用post-PAR NCD文件(.ncd)为工具供电。 让我感到困惑的是,Plan Ahead使用相同的NCD文件绘制后PAR平面图,并且它似乎确实找到了我们定义的用户实例的信息。 无论如何,请附上我们用来运行IVT的参数文件,以及输出报告(适用于UCF和NCD模式)。 ***我们运行实现过程,将Synthesis属性“Keep Hierarchy”设置为“Yes”。 至于属性“Netlist Hierarchy”,当我们将其设置为“As Optimized”或者我们将其设置为“Rebuilt”时(相对于上面公开的内容),我们得到相同的结果。 那么..我们缺少什么? 任何提示将不胜感激。 我们真的被困在这里。 谢谢。 最好的祝福。 IVT issues.rar 286 KB |
|
相关推荐
1个回答
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
544浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
365浏览 1评论
1962浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 17:08 , Processed in 1.222465 second(s), Total 75, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号