完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
在合成设计之前(仅在RTL分析之后),是否可以将设计端口分配给设备引脚? 如果有可能那么怎么样? 谢谢! 以上来自于谷歌翻译 以下为原文 Hi All, Is it possible to assign the Design Ports to the Device Pins before synthesis of the design (just after the RTL Analysis)? If it's possible then how? Thank you! |
|
相关推荐
1个回答
|
|
你好@ dmitry1417
打开精心设计并将布局更改为顶部的“IO规划”。 在此之后,您可以将IO端口从IO端口窗口拖放到封装引脚视图。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 以上来自于谷歌翻译 以下为原文 Hi @dmitry1417 Open elaborated design and change the layout to "IO planning" at the top. After this you can drag and drop the IO ports from IO ports window to package pins view. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
只有小组成员才能发言,加入小组>>
2357 浏览 7 评论
2777 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2246 浏览 9 评论
3322 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2410 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
723浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
516浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
326浏览 1评论
734浏览 0评论
1933浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-5 06:37 , Processed in 1.245953 second(s), Total 79, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号