完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我使用LX30T FF665-1 FPGA,我想使用GTP。当我在ISE 9.1.3中打开“assign package pins”时,我发现我无法为GTP分配端口的封装引脚。我打开了“编辑约束(文本)
“,并添加了NET”SATACLK“LOC = T4。然后我打开”分配包引脚“,我发现引脚T4已分配给端口SATACLK,但是ERROR消失如下:错误:Floorpan编辑器 - SATACLK:指定的库号 不会退出“。当我进行行为模拟时,一个错误消失:”实体mv13到组件MV13的默认端口映射使实体端口SATACLK打开,但它没有默认值“。 所以,我想知道的是我如何为我的设计端口分配GTP引脚。 谢谢! |
|
相关推荐
1个回答
|
|
我不确定你在哪里尝试分配包引脚,但你不需要这样做。
使用GTP向导生成GTP核心时,它将自动生成您选择的正确放置位置约束.Ed ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
只有小组成员才能发言,加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2427 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 02:03 , Processed in 1.247587 second(s), Total 76, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号