[问答]

如何使PlanAhead中的端口可用并使用约束文件将它们分配给引脚？

问答对人有帮助，内容完整，我也想知道答案 0 你好，我正试图在Zedboard上使用Zynq芯片。我用BSB为Zedboard创建了一个基础系统。现在我想将VHDL中描述的硬件（一个简单的计数器）添加到zynq芯片的可编程逻辑部分。我不想将它连接到AXI总线或任何东西，只是想将它连接到电路板的开关和LED。我将.vhd文件添加到项目中，我可以模拟计数器。但我无法将实体的端口分配给zynq芯片的引脚。 ENtiTY计数器IS PORT（clk：IN STD_LOGIC; res：IN STD_LOGIC; start：IN STD_LOGIC; q：OUT STD_LOGIC）; 结束柜台; 我需要做些什么来使PlanAhead中的端口可用并使用约束文件将它们分配给引脚？先谢谢你！ 0
2019-11-8 16:06:05　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报何丽相关推荐 • 如何在我的设计中分配GTP引脚 1386 • 处理未连接端口的正确过程是怎样 1318 • STM32F103如何确保只将所需的AF分配给一个引脚？ 153 • 如何将IOSTANDARD属性分配给HSTL_II_18？ 3034 • 在合成设计之前是否可以将设计端口分配给设备引脚？ 1300 • 如何克服FPGA I/O引脚分配挑战？ 1176 • 如何将DMA分配给STM32MP1上的USART3通道呢 241 • vivado原理图设计中向量端口的数据分配 4148 • 请问GCLK引脚是否连接到IBUFG？ 1275 • 如果我不使用它们的引脚状态是什么？ 2725 1个回答

答案对人有帮助，有参考价值 0 请检查您是否使用了类似的流程。 http://zedboard.org/content/zedboard-create-planahead-project-embedded-processor http://zedboard.org/content/creating-custom-peripheral 希望这可以帮助。问候 Sikta

2019-11-8 16:19:10 评论举报李裕伦