完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
是否有关于为GTY收发器发布IBERT的讨论？
现在可用的Virtex UltraScale器件是XCVU095-FFVD1924，它具有GTH和GTY收发器。 在2014.2中，该部分的IP目录中有一个GTH IBERT，但没有GTY IBERT。 GTY IBERT即将到来，还是我们必须自己编写？ 非常感谢， 丹尼尔 以上来自于谷歌翻译 以下为原文 Is there talk about releasing an IBERT for the GTY transceivers? The Virtex UltraScale part that is available now is the XCVU095-FFVD1924, which has GTH and GTY transceivers. There is a GTH IBERT in the IP Catalog for this part in 2014.2, but no GTY IBERT. Is the GTY IBERT coming, or do we have to write our own? Many thanks, Daniel 
0
|
|
相关推荐
4个回答
|
|
|
是的，它将在未来的Vivado版本中提供。
------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Yes, it will be available in a future release of Vivado. ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.comView solution in original post |
|
|
|
|
|
是的，它将在未来的Vivado版本中提供。
------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 以上来自于谷歌翻译 以下为原文 Yes, it will be available in a future release of Vivado. ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
|
|
Himcgett，
我是新来的，你能不能帮我解决如何使用Virtes Ultra Scale生成OC-48速度的IP serdes，我正在使用KIT VCU107 以上来自于谷歌翻译 以下为原文 Hi mcgett, I'm new here, may you help me how to gen IP serdes with OC-48 speed with Virtes Ultra Scale, I'm using KIT VCU107 |
|
|
|
|
|
请为此问题创建不同的主题。
-------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 Please create a different thread for this question.------------------------------------------------------------------------------ Don't forget to reply, give kudo and accept as solution ------------------------------------------------------------------------------ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2321 浏览 7 评论
2733 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2217 浏览 9 评论
3295 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2368 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
653浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
462浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
222浏览 1评论
668浏览 0评论
1860浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2890
评论
淘帖
1547
