完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好!我有一个问题。
我已经阅读了应用笔记XAPP486:7:1 Spartan-3E FPGA中的串行化速度高达666 Mbps和XAPP485:1:7 Spartan-3E FPGA中的串行化速度高达666 Mbps。 他们说这些设计不适用于最初的Spartan-3设备。为什么? 它只是最大速度的问题(666)? 它们适用于较低的速度吗?在此先感谢.GeorgeMessage由gtze编辑于11-05-2007 04:39 PM 以上来自于谷歌翻译 以下为原文 Hello to all.... I have one question. I've read the application notes XAPP486: 7:1 Serialization in Spartan-3E FPGAs at Speeds Up to 666 Mbps and XAPP485: 1:7 Deserialization in Spartan-3E FPGAs at Speeds Up to 666 Mbps. They say that these designs are not applicable to the original Spartan-3 device. Why is that? Is it only a matter of maximum speed (666)? Will they be applicable for lower speeds? Thanks in advance. George Message Edited by gtze on 11-05-2007 04:39 PM |
|
相关推荐
1个回答
|
|
你好再次.....我发现这些设计使用Spartan-3E设备的IDDR2和ODDR2结构,这些结构不包括在Spartan-3中。我们可以将这些设计移植到Spartan-3设备以降低速度(让
说大约500 Mbps)?这是这些设计不适用于Spartan-3的唯一原因吗?任何帮助都将受到赞赏.... George 以上来自于谷歌翻译 以下为原文 Hello again..... I found out that these designs use the IDDR2 and ODDR2 structures of the Spartan-3E device which are not included at the Spartan-3. Can we port these designs to Spartan-3 devices for lower speeds (lets say around 500 Mbps)? Is this the only reason for these designs not to be applicable to Spartan-3? Any help will be appreciated.... George |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1135浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 10:47 , Processed in 1.082625 second(s), Total 45, Slave 39 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号