完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我正在研究信号处理设计,我打算使用Spartan2来实现设计。 虽然后置和路径模拟运行良好,但它在板上没有特性。频率使用频率为80 MHz。 另外我尝试使用Chipscope进行调试,但是当我使用时,不满足时序约束。 我该怎么做才能改进设计? 提前致谢! 一个。 以上来自于谷歌翻译 以下为原文 Hi, I am working on a signal processing design which I intend to use the Spartan 2 to implement the design. Although the post-place and route simulation runs well, it does not works propertly in the board. The frequency used is 80 MHz. Also I've tried to debugg using Chipscope but when I use, the timing constraints is not met. What can I do to improve my design? Thanks in advance! A. |
|
相关推荐
1个回答
|
|
首先减速。
如果设计在较低速度下运行良好,那么这是一个时间问题。 如果它仍有问题,那就是功能问题。 以上来自于谷歌翻译 以下为原文 Speed down first. If the design works well at a lower speed, it's a timing issue. If it still has problems, it's a function issue. |
|
|
|
只有小组成员才能发言,加入小组>>
2388 浏览 7 评论
2803 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2438 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
768浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
386浏览 1评论
1975浏览 0评论
692浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-28 23:37 , Processed in 1.209544 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号