张奥的回答_电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

发帖

张奥

经验：积分：126

查看完整档案 >>

+关注发私信

他的提问 45 他的回答 407 去回答

回答了问题 2019-3-13 14:25

是否可以使用图形块来连接不同模块的VHDL文件

recoltd

嗨，如果您在ISE中引用原理图编辑器，则在VIvado中没有它。 http://forums.xilinx.com/t5/Design-Entry/Schematic-Design-Entry-Tool-in-Vivado/td-p/278260 有关Vivado设计输入方法，请参阅下面的UG http://www.xi ...
回答了问题 2019-3-13 09:37

怎么通过GOEPEL Scanflex探针加载Xilinx软件？

dingyang598

嗨，这可能是有可能的，但如果您遇到任何问题，因为Xilinx不对它们进行测试我们没有太多帮助，所以我们强烈建议只推荐使用电缆 -------------------------------------------------- ---------------------------- ...
回答了问题 2019-3-12 13:28

分布式RAM太多了？

60user70

你好 8bits和100个元素不应该出现任何问题，你的ram_lut.vhd第29行有什么问题，你能提供快照吗？另请查看此讨论 http://forums.xilinx.com/t5/Virtex-Family-FPGAs/Core-Generator-Block-ROM-Virtex-5-XC5VSX50T/td ...
回答了问题 2019-3-8 14:08

关于Vivado内部IP检查点的问题

asd008

嗨，请查看以下Xilinx AR和UG http://www.xilinx.com/support/answers/55224.html http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_3/ug905-vivado-hierarchical-design.pdf 希望这可以帮助。 ...
回答了问题 2019-3-8 13:39

关于Vivado内部IP检查点的问题

asd008

嗨，请查看以下Xilinx AR和UG http://www.xilinx.com/support/answers/55224.html http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_3/ug905-vivado-hierarchical-design.pdf 希望这可以帮助。 ...
回答了问题 2019-3-7 14:29

信号怎么连接到多个驱动程序？

elvissoso

嗨，您只能分配一次信号，它可以在一个程序或组合语句中。请在proc0中传递DividerLEDS和DividerSegments，因为底部有第125条126行 DividerSegments DividerLEDS --DividerSegments cnt_dig elsif（rising_edge（Di ...
回答了问题 2019-3-7 11:38

FPGA中的IIR滤波器很难实现时钟周期延迟

ly1509608456

嗨，如果您想了解现有的IIR解决方案，请参阅以下链接 http://www.cs.york.ac.uk/rts/docs/Xilinx-datasource-2003-q1/whitepapers/wp116.pdf http://www.xilinx.com/support/documentation/white_papers/wp330.pdf ...
回答了问题 2019-3-7 11:22

FPGA中的IIR滤波器很难实现时钟周期延迟

ly1509608456

嗨， DSP48切片将有可选的寄存器，可能你已启用它们，请检查。另外请参考beloe relavant链接获取更多视图，该概念与家庭无关，但数字可能略有不同，您可以从各自的设备DSP48 UG获得 http://forums.xilinx.com/t5/Vi ...
回答了问题 2019-3-6 14:36

如何让更高版本在IP目录中正确显示？

60user139

嗨， AXI互连1.7与2013.3一同发布，根据IP发行说明xtp025，这似乎是正确的，因为1.7将是1.6的下一个版本 http://www.xilinx.com/support/documentation/ip_documentation/xtp025.pdf 因此，您可以忽略data / ip下的2 ...
回答了问题 2019-3-6 14:24

怎么以VHDL格式访问数组

合肥冉坤

嗨，我认为只有当x = 0时你才会有问题所以当x = 1时你可能有一个if条件，就像这样如果x = 0那么 ARRAY1（0）（y）的其他 ARRAY1（X）（Y）万一; 其中n是x方向上array1的最后一个元素。检查它是否有效问候， Va ...
回答了问题 2019-3-6 14:21

在显示器上显示图像出现问题

vynywrwr

嗨，这通常发生在未正确调整Front porche或源和目标监视器具有不同分辨率时。我不认为从DDR2写入和读取会导致转变。请在.chipscope中捕获一行图像，并注意前像素是零还是具有非常低的值，以查看写入DDR2本身的图 ...
回答了问题 2019-3-6 13:59

怎么以VHDL格式访问数组

合肥冉坤

嗨，我认为只有当x = 0时你才会有问题所以当x = 1时你可能有一个if条件，就像这样如果x = 0那么 ARRAY1（0）（y）的其他 ARRAY1（X）（Y）万一; 其中n是x方向上array1的最后一个元素。检查它是否有效问候， Va ...
回答了问题 2019-3-5 12:59

如何合并两个FIFO18E1在一个36Kb的blockram中

hongjane

嗨， 2个18Kb FIFO被占用还是36-Kb？请参阅UG768的Page-58端口配置详细信息。 FIFO18E的数据宽度是多少，您能显示实例化和合成报告吗？问候， Vanitha。 -------------------------------------------------- --- ...
回答了问题 2019-3-4 11:00

mini板的PB10 PB11驱动电机失败

sdfsgsd

现象是电机连接引脚后不转，没有电压表所以也测不到具体的电平。我试了一下一端接PB10，一段接GND也没有反应，说明没有输出高电平或者输出的不够
回答了问题 2019-1-29 10:06

IAR新手请问怎么样把process.h文件放到main.c文件的目录下？

ballflash

楼主，我的IAR安装10次以上了都，每次都安装失败，可以指导一下吗？

1 ...上一页 20 21 22 23 242526 27 28 / 28 页下一页

ta 的专栏

关注

粉丝

关闭

站长推荐 /6

返回顶部

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航