完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
2034
|
我对Vivado内部的IP检查点有疑问。
当我在Vivado中启用IP内核的检查点时，我可以在Design Runs窗口中看到此IP的“synth”和“impl”。 对于IP的“合成”，我可以理解这是基于HDL生成该IP的网表。 但是什么意味着“推动”IP？ impl应该非常依赖于整个设计。 我不确定特定IP的impl是什么。 希望任何人都可以解释这个理论。 提前致谢。 以上来自于谷歌翻译 以下为原文 I have a question about the IP checkpoint inside Vivado. When I enabled the checkpoint for a IP core in Vivado, I can see both "synth" and "impl" for this IP in the Design Runs window. For the "synth" of the IP, I can understand this is the generating the netlist for this IP based on HDL. But what does mean "impl" for a IP? The impl should be very depending on the whole design. I am not sure what the impl for a specific IP. Hope anyone can explain the theory about this. Thanks in advance. 
0
|
|
相关推荐
5个回答
|
|
|
嗨，
请查看以下Xilinx AR和UG http://www.xilinx.com/support/answers/55224.html http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_3/ug905-vivado-hierarchical-design.pdf 希望这可以帮助。 问候， Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, Please check below Xilinx AR and UG http://www.xilinx.com/support/answers/55224.html http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_3/ug905-vivado-hierarchical-design.pdf Hope this helps. Regards, Vanitha. --------------------------------------------------------------------------------------------- Please do google search before posting, you may find relavant information. Mark the post - "Accept as solution" and give kudos if information provided is helpful and reply oriented View solution in original post |
|
|
|
|
|
你好
检查点将核心设置为OOC模块并运行综合并提供选项以将核心作为OOC运行以实现。 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- 以上来自于谷歌翻译 以下为原文 Hi The check point sets the core as an OOC module and runs the synthesis and gives an option to run the core as an OOC for implementation. Regards, Satish ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful. --------------------------------------------------------------------------------------------- |
|
|
|
|
|
感谢您的回复。
但是，请您解释什么是OOC模块？ 或者你能提供参考吗？再次感谢。 以上来自于谷歌翻译 以下为原文 Thanks for reply. But would you please explain what is OOC module? Or would you please give the reference ? Thanks again. |
|
|
|
|
|
嗨，
请查看以下Xilinx AR和UG http://www.xilinx.com/support/answers/55224.html http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_3/ug905-vivado-hierarchical-design.pdf 希望这可以帮助。 问候， Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 以上来自于谷歌翻译 以下为原文 Hi, Please check below Xilinx AR and UG http://www.xilinx.com/support/answers/55224.html http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_3/ug905-vivado-hierarchical-design.pdf Hope this helps. Regards, Vanitha. --------------------------------------------------------------------------------------------- Please do google search before posting, you may find relavant information. Mark the post - "Accept as solution" and give kudos if information provided is helpful and reply oriented |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1122浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
6649
