完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我似乎无法在这里找到什么问题?
我想做一个顺序乘数。 这应该是收到产品。 code.txt 3 KB 以上来自于谷歌翻译 以下为原文 I cant seem to find what is wrong here? I am trying to make a sequential multiplier. This is supposed to recieve the product. code.txt 3 KB |
|
相关推荐
2个回答
|
|
嗨,
您只能分配一次信号,它可以在一个程序或组合语句中。 请在proc0中传递DividerLEDS和DividerSegments,因为底部有第125条126行 DividerSegments DividerLEDS --DividerSegments cnt_dig elsif(rising_edge(DividerCLK))然后cnt_dig结束if; 结束过程; 希望这可以帮助。 问候, Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 以上来自于谷歌翻译 以下为原文 Hi, You can assign a signal only one once, it can be in a procee or combinational statement. Please commnet DividerLEDS and DividerSegments in proc0 as you have lines 125 ans 126 at the bottom DividerSegments <= s; DividerLEDS <= t; proc0: process(DividerCLK, DividerRST) begin if (DividerRST = '1') then --DividerLEDS <= "00000000"; --DividerSegments <= "00000000"; cnt_dig <= "000"; elsif (rising_edge(DividerCLK)) then cnt_dig <= cnt_dig + 1; end if; end process; Hope this helps. Regards, Vanitha. --------------------------------------------------------------------------------------------- Please do google search before posting, you may find relavant information. Mark the post - "Accept as solution" and give kudos if information provided is helpful and reply oriented |
|
|
|
嗨,
如果您的要求是在复位期间清除寄存器的内容,您可以分配一个临时寄存器,如附加代码所示。 然而,这将消耗一些寄存器。 --Hem -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用,请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- tst.vhd 3 KB 以上来自于谷歌翻译 以下为原文 Hi, If your requirement is to clear the contents of registers during reset, you can assign a temporary register as shown in attached code. This will, however consume a few registers. --Hem ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------------- tst.vhd 3 KB |
|
|
|
只有小组成员才能发言,加入小组>>
2405 浏览 7 评论
2812 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2283 浏览 9 评论
3364 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2449 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
817浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
564浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
419浏览 1评论
1991浏览 0评论
714浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-12 07:43 , Processed in 1.312487 second(s), Total 51, Slave 43 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号