完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
首先,我想在VHDL设计方面声明我是一个完整的菜鸟,因为我想知道我是否可以使用图形块来连接不同模块的VHDL文件。
我无意中听到我可以使用Vivado设计套件来实现这种设计方法,我对此是否正确? 以上来自于谷歌翻译 以下为原文 First of all, I want to declare that I'm a complete noob when it comes to VHDL design because of this I wonder if I can work with VHDL files using graphical blocks to connect differentt modules together. I overheard somewhere that I can use Vivado design suite for this kind of design methodology, am I correct with this one? |
|
相关推荐
2个回答
|
|
嗨,
如果您在ISE中引用原理图编辑器,则在VIvado中没有它。 http://forums.xilinx.com/t5/Design-Entry/Schematic-Design-Entry-Tool-in-Vivado/td-p/278260 有关Vivado设计输入方法,请参阅下面的UG http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_3/ug895-vivado-system-level-design-entry.pdf 您还可以使用IPI中的块在Vivado中构建系统。 http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_4/ug994-vivado-ip-subsystems.pdf 希望这可以帮助 问候, Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, If you are referring Schematic Editor like in ISE you don't have it in VIvado. http://forums.xilinx.com/t5/Design-Entry/Schematic-Design-Entry-Tool-in-Vivado/td-p/278260 For Vivado design entry method please refer below UG http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_3/ug895-vivado-system-level-design-entry.pdf You can also build a System in Vivado using blocks in IPI. http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_4/ug994-vivado-ip-subsystems.pdf Hope this helps Regards, Vanitha --------------------------------------------------------------------------------------------- Please do google search before posting, you may find relavant information. Mark the post - "Accept as solution" and give kudos if information provided is helpful and reply oriented View solution in original post |
|
|
|
嗨,
如果您在ISE中引用原理图编辑器,则在VIvado中没有它。 http://forums.xilinx.com/t5/Design-Entry/Schematic-Design-Entry-Tool-in-Vivado/td-p/278260 有关Vivado设计输入方法,请参阅下面的UG http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_3/ug895-vivado-system-level-design-entry.pdf 您还可以使用IPI中的块在Vivado中构建系统。 http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_4/ug994-vivado-ip-subsystems.pdf 希望这可以帮助 问候, Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 以上来自于谷歌翻译 以下为原文 Hi, If you are referring Schematic Editor like in ISE you don't have it in VIvado. http://forums.xilinx.com/t5/Design-Entry/Schematic-Design-Entry-Tool-in-Vivado/td-p/278260 For Vivado design entry method please refer below UG http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_3/ug895-vivado-system-level-design-entry.pdf You can also build a System in Vivado using blocks in IPI. http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_4/ug994-vivado-ip-subsystems.pdf Hope this helps Regards, Vanitha --------------------------------------------------------------------------------------------- Please do google search before posting, you may find relavant information. Mark the post - "Accept as solution" and give kudos if information provided is helpful and reply oriented |
|
|
|
只有小组成员才能发言,加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2471 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1427浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-31 00:11 , Processed in 1.361105 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号