完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我在FPGA中实现以下等式。
y(k)= N1 * u(k)+ N2 * u(k-1) - D2 * y(k-1) 其中N1,N2,D2是分数含量。 我在Spartan6 FPGA中以206 MHz的流水线方式实现DSP 48切片,并且在6个时钟周期延迟后我得到输出。 我一次无法使用u(k)和y(k-1)。 因此,我觉得我应该实现具有一个时钟周期延迟的等式,我发现很难实现,请建议我任何更好的实现。 以上来自于谷歌翻译 以下为原文 I am Implementing following equation in FPGA. y(k) = N1*u(k) + N2*u(k-1) – D2*y(k-1) Where N1, N2, D2 are fractional contants. I am Implementing this with DSP 48 Slices in Pipeline Fashion at 206 MHz in Spartan6 FPGA, and I am getting output after 6 clock cycle latency. I am not able to use u(k) and y(k-1) at a time. Hence I feel I should implement the equation with one clock cycle latency which I am finding difficult to implement, Kindly suggest me any better Implementation. |
|
相关推荐
3个回答
|
|
在上面的等式中,输入u(k)并且输出y(k)滤波器。
以上来自于谷歌翻译 以下为原文 In the above Equation u(k) is input and y(k) is output of the filter. |
|
|
|
嗨,
DSP48切片将有可选的寄存器,可能你已启用它们,请检查。 另外请参考beloe relavant链接获取更多视图,该概念与家庭无关,但数字可能略有不同,您可以从各自的设备DSP48 UG获得 http://forums.xilinx.com/t5/Virtex-Family-FPGAs/DSP48-slices-what-is-their-latency/td-p/228591 希望这可以帮助。 问候, Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 以上来自于谷歌翻译 以下为原文 Hi, DSP48 slices will have optional registers , may be you have enabled them, please check. Also do refer beloe relavant link for more views, the concept remains same irrespective of family but the figures may vary slightly which you can get from respective device DSP48 UG http://forums.xilinx.com/t5/Virtex-Family-FPGAs/DSP48-slices-what-is-their-latency/td-p/228591 Hope this helps. Regards, Vanitha. --------------------------------------------------------------------------------------------- Please do google search before posting, you may find relavant information. Mark the post - "Accept as solution" and give kudos if information provided is helpful and reply oriented |
|
|
|
嗨,
如果您想了解现有的IIR解决方案,请参阅以下链接 http://www.cs.york.ac.uk/rts/docs/Xilinx-datasource-2003-q1/whitepapers/wp116.pdf http://www.xilinx.com/support/documentation/white_papers/wp330.pdf http://forums.xilinx.com/t5/DSP-Tools/IIR-filter-design-in-System-Generator/td-p/191162 希望这可以帮助。 问候, Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 以上来自于谷歌翻译 以下为原文 Hi, In case you wanated to know about existing IIR solutions , please refer below links as well http://www.cs.york.ac.uk/rts/docs/Xilinx-datasource-2003-q1/whitepapers/wp116.pdf http://www.xilinx.com/support/documentation/white_papers/wp330.pdf http://forums.xilinx.com/t5/DSP-Tools/IIR-filter-design-in-System-Generator/td-p/191162 Hope this helps. Regards, Vanitha. --------------------------------------------------------------------------------------------- Please do google search before posting, you may find relavant information. Mark the post - "Accept as solution" and give kudos if information provided is helpful and reply oriented |
|
|
|
只有小组成员才能发言,加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2431 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
757浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-25 05:55 , Processed in 1.115899 second(s), Total 53, Slave 46 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号