vivado 2018.1 综合失败且不报错、不生成runme.log日志文件,求大神帮忙 - FPGA开发者技术社区 - 电子技术论坛 - 广受欢迎的专业电子论坛
分享 收藏 返回

[问答]

vivado 2018.1 综合失败且不报错、不生成runme.log日志文件,求大神帮忙

本人是一名FPGA小白,目前在学习如何使用vivado软件,买了一块ALINX的开发板,按照它的使用教程走到了综合(Synthesis)这一步,但是反复多次,都是综合失败并且综合时间很长,如图:

image.png

messages详情:

image.png

log详情:

image.png

从网上找了很多解决方案都没用,例如:
1、检查代码是否有问题;(没有问题,未解决)

2、文件存放路径不能太长且不能有中文;(没有问题,未解决)

3、电脑名不能有中文;(没有问题,未解决)

4、注册表和其他软件冲突;(没有问题,未解决)

5、与杀毒软件冲突;(关闭杀毒软件,未解决)

6、缓存不同步,需清理;(清理缓存,未解决)

7、定义不能放在module里面;(没有问题,未解决)

8、环境变量配置;(配置了,未解决)

尝试了很多编,也重新装了很多次,都没有解决这个问题,因此想求助一下论坛的大神们,该如何解决这个问题?

回帖(3)

从未拥有

2023-9-22 11:52:05
在Vivado软件中对Alinx开发板进行综合时遇到失败和长时间运行的问题可能由多种原因导致。以下是一些可能的解决方法:

  • 检查设计文件: 确保你的设计文件没有错误。这可能包括检查你的源代码、约束文件和设计规则文件。任何错误或不一致都可能导致综合失败或运行时间长。
  • 检查综合设置: 检查你的综合设置,确保它们是正确的。例如,你应该确保目标器件类型和速度等级与你的硬件平台相匹配。在Vivado的“Flow Navigator”中,你可以通过单击“Synthesis”流程中的齿轮图标来访问这些设置。
  • 资源冲突和时序问题: 如果你的设计中存在资源冲突或时序问题,综合可能会失败或运行时间过长。确保你已正确分配了所有的硬件资源,并已满足了时序要求。
  • 使用Xilinx工具进行验证: 如果可能的话,尝试使用Xilinx的其他工具(如Vivado HLS、SDSoC等)对你的设计进行验证,以确定是否存在与特定于Alinx开发板的问题。
  • 查看日志文件: Vivado的日志文件可能会提供关于综合失败或运行时间长的原因的更多信息。你可以在Vivado的“Log Navigator”中查看这些文件。
  • 更新软件和硬件: 确保你的Vivado软件和Alinx开发板都是最新的。有时候,综合问题可能是由于使用了过时的软件或硬件版本而导致的。
  • 硬件问题: 如果上述步骤都不能解决问题,那么可能是你的Alinx开发板硬件存在问题。尝试将设计转移到另一块Alinx开发板或另一个硬件平台上进行测试。

张览秀

2023-9-25 10:17:15
首先,建议检查Vivado软件版本是否与开发板相对应,如果不对应可能会导致综合失败的情况。其次,检查代码是否有语法错误或信号未定义、端口匹配等问题,可以使用Vivado的RTL analysis工具来检查代码。同时,也应该检查约束文件是否正确定义。如果代码、约束文件都没有问题,可以尝试更改综合选项,例如更改时钟周期、优化等选项,或者尝试更改综合器。最后,如果还是无法解决,可以尝试联系开发板制造商或者Xilinx官方技术支持。

卿小小_9e6

2023-10-9 09:41:54
//------现象
从编译信息看,是文件缺失导致,vivado工程正在scaning文件……
//------原因
估计是你的工程拷贝到新路径,但是源文件使用的相对路径导致源文件缺失。
//------解决办法
添加正确的源文件(包括约束文件)。

更多回帖

×
发帖