完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
2588
|
你好
我使用VIVADO 2017.1来合成VU440的设计。 该实现报告以下错误消息。 异常程序终止（11）请查看'/users/pchen/T0/vu440/0914_4374/vivado_project/vu440_1ch_0914_4374.runs/impl_1/hs_err_pid19159.log'了解详情 附加了synth和impl runme.log以及19159.log。 请检查一下。 谢谢 陈平 2018年9月15日 hs_err_pid19159.rar 874 KB 以上来自于谷歌翻译 以下为原文 Hi, there I use VIVADO 2017.1 to synthesize the design for VU440. The implementation report the following error message. Abnormal program termination (11) Please check '/users/pchen/T0/vu440/0914_4374/vivado_project/vu440_1ch_0914_4374.runs/impl_1/hs_err_pid19159.log' for details The synth and impl runme.log and 19159.log are attached. Please check it. thanks Ping Chen 2018.9.15 hs_err_pid19159.rar 874 KB 
0
|
|
相关推荐
3个回答
|
|
|
嗨@ chenpingx，
这是实施问题，需要转移到impl。 板。 工具在post place phys_opt_design阶段崩溃。 1.您使用的Vivado 2017.1操作系统版本是什么？ 2.您可以尝试使用默认策略运行完整实施并检查吗？ 如果第二点没有帮助，你可以提供你的合成后dcp来评估吗？ 问候， hemangd 以上来自于谷歌翻译 以下为原文 Hi @chenpingx, This is implementation issue and needs to be transferred to impl. board. Tool is crashing in post place phys_opt_design phase. 1. Which OS version are you using for Vivado 2017.1? 2. Can you try to run full implementation with default strategy and check? If second point does not help than can you provide your post synth dcp to evaluate ? Regards, hemangd |
|
|
|
|
|
嗨，hemangd
请查看我对该问题的评论。 1.您使用的Vivado 2017.1操作系统版本是什么？ 来自Ping：Linux 2.您可以尝试使用默认策略运行完整实施并检查吗？ From：默认实现没问题。 VIVADO再次崩溃。 请检查附件日志。 谢谢 陈萍 2018年9月17日 hs_err_pid13819.log 2 KB 以上来自于谷歌翻译 以下为原文 Hi, hemangd Please check my comments for the question. 1. Which OS version are you using for Vivado 2017.1? From Ping: Linux 2. Can you try to run full implementation with default strategy and check? From: The default implementation is OK. VIVADO crash again. Please check attached log. thanks Piing Chen 2018.9.17 |
|
|
|
|
|
你好@ chenpingx。
是否可以附加可重复的DCP？ 我没有在2017.1中找到匹配的报告问题。 如果愿意，我也可以发送私人消息来设置发送DCP的替代方法。 -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- 以上来自于谷歌翻译 以下为原文 Hi @chenpingx. Is a reproducible DCP available to attach? I did not find a matching reported issue from 2017.1. I can also send a private message to set up an alternative method of sending the DCP if preferred. ------------------------------------------------------------------------- Don’t forget to reply, kudo, and accept as solution. ------------------------------------------------------------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
4060
