完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
|
相关推荐
1个回答
|
|
参考一下 watchmanZYNQ微信公众号的解答
vivado2017.4生成比特流失败,报错信息: [Drc 23-20]规则违反(NSTD-1)未指定的I/O标准,-142个逻辑端口中有4个使用I/O标准(IOSTANDARD)值“ DEFAULT”,而不是用户分配的特定值。 这可能会导致I/O争用或与电路板电源或连接性不兼容,从而影响性能,信号完整性,或者在极端情况下会损坏设备或所连接的组件。 若要更正此冲突,请指定所有I/O标准。除非所有逻辑端口都定义了用户指定的I/O标准值,否则此设计将无法生成位流。 要允许使用未指定的I/O标准值创建位流(不建议),请使用以下命令:set_property SEVERITY {Warning} [get_drc_checks NSTD-1].NOTE 使用Vivado Runs基础结构时(例如,launch_runs Tcl命令),请将此命令添加到.tcl文件,并将该文件作为执行运行的write_bitstream步骤的预钩添加。 问题端口:USBIND_0_port_indctl [1:0],USBIND_0_vbus_pwrfault,USBIND_0_vbus_pwrselect。 解决办法: 新建记事本,添加以下三句: 1set_property SEVERITY {Warning} [get_drc_checks NSTD-1]23set_property SEVERITY {Warning} [get_drc_checks RTSTAT-1]45set_property SEVERITY {Warning} [get_drc_checks UCIO-1]重命名为 name.tcl文件(确定后缀格式有效) 在进入vivado软件,在generate bitstream 界面如下,右键进入setting 点击tcl.pre 选中刚才配置的name.tcl 点击OK,就行了,之后就可以成功生成bit流了。 |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1177浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 21:58 , Processed in 1.422421 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号