请问锁定信号是否与virtex-4 FPGA中DCM生成的时钟对齐？

锁定信号的上升沿是否与virtex-4 FPGA中DCM生成时钟的上升沿对齐？

回帖（3）

潘福乔

2020-7-13 10:07:04

嗨@greatmaverick，
你是说LOCKED是否与CLK0对齐？
--------------------------------------------------
-----------------------不要忘记回答，kudo，并接受为解决方案.-------------
--------------------------------------------------
----------