扫一扫,分享给好友
代码的主要组成部分和功能:
代码如下:
module FPGA_G60_Top
(
input clk_25M,
output test_io
);
wire reset = 1'b0;
wire lock;
wire clk_100M;
PLL_25_100 u_PLL_25_100
.clkin(clk_25M), //input clkin
.reset(reset), //input reset
.lock(lock), //output lock
.clkout0(clk_100M) //output clkout0
wire sys_rst_n = lock;
reg [26:0] delay_cnt;
always@(posedge clk_100M or negedge sys_rst_n)
begin
if(!sys_rst_n)
delay_cnt <= 0;
else
delay_cnt <= delay_cnt + 1'b1;
end
assign test_io = delay_cnt[26];
endmodule
这段代码实现了一个简单的功能,通过计数器产生一个低频信号,用于测试 FPGA 的基本功能。计数器的最高位(26 位)在 100MHz 时钟下的翻转频率约为:100MHz/2^27 = 0.754Hz
即大约 1.34 秒翻转一次,测试 IO 会呈现约 1.34 秒的闪烁频率。
发布
高云ledfpga
【开源FPGA硬件】硬件黑客集结:开源FPGA开发板测评活动全网火热招募中......
JEDSD204B标准verilog实现-协议演进
NVMe高速传输之摆脱XDMA设计16:TLP优化
RDMA over RoCE V2设计1:通用,稳定及高性能!
【高云GW5AT-LV60 开发套件试用体验】三、LED灯控制实验
【高云GW5AT-LV60 开发套件试用体验】基于开发板进行深度学习实践,并尽量实现皮肤病理图片的识别,第四阶段
【RK3568+PG2L50H开发板实验例程】FPGA部分 | 光纤通信测试实验例程
【RK3568+PG2L50H开发板实验例程】FPGA部分 | DDR3 读写实验例程
【RK3568+PG2L50H开发板实验例程】FPGA部分 | ROM、RAM、FIFO 的使用
【RK3568+PG2L50H开发板实验例程】FPGA部分 | Pango 的时钟资源——锁相环
电子发烧友网
电子发烧友论坛