完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
0
|
|
相关推荐
3个回答
|
|
|
输出的数据是按照DDR时序，所以有上下两个跳沿。建议你所用的FPGA有关的DDR接口设计。
|
|
|
|
|
|
请参考第9页时序图，每个数据的第一bit应该是Frame Clock上跳沿有效后的第一个dclk的上跳沿
|
|
|
|
|
|
在AFE5801中，DCLK（数据时钟）的频率是FCLK（输出时钟）的6倍。确实，DCLK的每个上升沿和下降沿都对应一个bit数据，而FPGA通常不能同时使用上升沿和下降沿进行串并转换。为了解决这个问题，可以考虑以下几种方法：
1. 2倍频DCLK：将DCLK进行2倍频处理，使其频率变为FCLK的3倍。这样，每个上升沿和下降沿都对应一个bit数据，可以用于串并转换模块的时钟信号。这种方法简单易行，但可能会引入额外的时钟抖动和相位误差。 2. 使用双相时钟：在FPGA中实现一个双相时钟生成器，将DCLK分为两个相位相差180度的时钟信号。这样，一个相位的上升沿对应一个bit数据，另一个相位的上升沿对应另一个bit数据。这种方法可以避免2倍频带来的时钟抖动和相位误差，但实现起来相对复杂。 3. 使用异步FIFO：在FPGA中实现一个异步FIFO（先进先出队列），将DCLK的数据缓存起来，然后使用FCLK作为读取时钟。这种方法可以消除时钟域之间的同步问题，但可能会增加延迟和资源消耗。 4. 使用专用IP核：如果FPGA厂商提供了专门针对AFE5801的IP核，可以考虑使用这些IP核来实现串并转换。这些IP核通常已经考虑了时钟域同步和数据传输的问题，可以简化设计过程。 综上所述，可以根据实际需求和资源限制选择合适的方法。如果对时钟抖动和相位误差敏感，可以考虑使用双相时钟或专用IP核；如果对延迟和资源消耗敏感，可以考虑使用异步FIFO。在实际应用中，可能需要根据具体情况进行权衡和优化。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
545 浏览 0 评论
1609 浏览 0 评论
2045 浏览 0 评论
为啥BQ7693003DBTR芯片在和BQ769X0盒子通讯时收不到信号？
1507 浏览 0 评论
DSP 28027F 开发板 XDS100v2调试探针诊断日志显示了 Error -150 (SC_ERR_FTDI_FAIL)如何解决
1331 浏览 0 评论
AT32F407在USART2 DMA发送数据时，接包接到了要发送的数据，程序还是处于等待传输完成的标识判断中，为什么？
1756浏览 29评论
2781浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
1723浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
1634浏览 14评论
两个TMP117传感器一个可以正常读取温度值，一个读取的值一直是0，为什么？
1645浏览 13评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
358
评论
淘帖
283
