完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1815
|
你好，
我需要动态频率合成器。 我可以使用MMCM的drp端口动态调整mmcm的频率输出。 有什么限制？ 故障怎么样？ InXAPP872中使用了iodelay元素。 使用这种方法是否可以将合成时钟路由到结构？ 注意：合成频率将在FPGA内部用于读取fifo，但也通过oddr转发到外部芯片。 我对在FPGA内部实现dpll的其他方法持开放态度。 谢谢。 
0
|
|
相关推荐
6个回答
|
|
|
|
|
|
|
|
|
基本上我有两个平台（主设备和从设备），每个平台都有一个@ 73MHz的自由运行时钟（它是一个dvi时钟，我通过gtx传输视频数据）。
为了使从站与主平台同步，我必须调整从站平台的频率。 频率信息将由主平台提供。 dpll必须考虑到频率的微小变化。 KC705板。 板载200 MHz振荡器用作从属平台的参考。 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
MMCM的动态相位调整允许您进行小的相位阶跃变化（VCO频率的1/56）。
相移范围没有最大值 - 您可以不断向前或向后调整它（它包裹）。 因此，这可以用于使用某种DPLL将生成的MMCM时钟“从属”到参考。 但是，此解决方案的带宽非常小。 您只能以VCO频率的1/56为增量进行更新，而且您不能经常进行更新（DPS更新需要一小撮时钟）。 因此，只要您尝试调整的PPM相当小，这就可以工作。 我不认为有一个应用笔记或答案记录讨论这个 - 所以你会有点“自己”来设计这个...... Avrum |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2413 浏览 7 评论
2820 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2456 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1029浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
576浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
434浏览 1评论
1998浏览 0评论
721浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1441
