完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我目前正在使用斯巴达6 sp605。 我正在使用AXI Clocking向导v 3.6来生成时钟。 我需要两个输出时钟,一个正常和另一个精细相移。 如何动态精细移相我的时钟向导的一个输出时钟。 我也启用了动态相移。 在Spartan 6中似乎禁用了“Use Fine PS”选项。当我使用Virtex 6时,此选项可用。此外,在精心设计中,两个输出时钟都来自相同的时钟输出。 这不对吗? 请帮帮我。 谢谢 Goutham |
|
相关推荐
1个回答
|
|
Virtex-6和Spartan-6中的时钟管理磁贴(CMT)根本不同。
Virtex-6 CMT由两个MMCM组成,而Spartan-6中的CMT由一个PLL和一个DCM组成。 有关MMCM,PLL和DCM中的差异,请参阅此文章。 简而言之: - Spartan-6中的DCM可以进行“动态相移”,这与MMCM的“精细相移”有些类似,但DCM实际上只使用一个输出时钟; 所有不同的输出(CLK0,CLK90,...... CLK2X,甚至CLKFX)仍然相互关联。 具体来说,它们都使用动态相移一起移动 - Spartan-6中的PLL可以生成具有不同频率和相位的多个不同时钟输出。 但是,它没有动态移位,也没有“精细”相移; 移位粒度的增量为VCO周期的1/8(通常在800MHz-1000MHz的范围内,具体取决于输入频率,所需的输出频率和速度等级)。 但是,您可以使用两个并行的DCM来执行您想要的操作。 如果您使用具有相同时钟反馈的相同输入时钟和所有相同的缓冲器,则两个DCM输出将相当紧密地相位相关(在200ps-400ps之内)。 然后,您可以在其中一个上使用动态相移。 但是,您需要知道Spartan-6 DCM上的动态相移不是PVT补偿; 每个递增/递减步长为DCM_DELAY_STEP,数据表(DS162)介于10ps和40ps之间。 静态偏移(PHASE_SHIFT)是PVT补偿的,并且以CLKIN_PERIOD / 256为增量。 Avrum |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1153浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
583浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
449浏览 1评论
2004浏览 0评论
728浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 23:27 , Processed in 1.439682 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号