完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
我们想使用LCD引脚，在FPGA中获得外部输入信号。 我们在https://forums.xilinx.com/t5/7-Series-FPGAs/Connect-KC705-to-quadrature-encoder/mp/687255/highlight/false#M15824上阅读了讨论，我们使用vivado逻辑进行了一些测试 分析器通过设置pinsLCD_DB6_LS，LCD_DB5_LS，LCD_DB4_LS作为输入，并且发生了一些奇怪的事情。 第一次捕获没有任何应用信号，我们从逻辑分析仪得到以下结果： 正如您所看到的，输入信号都处于高逻辑电平，这意味着即使我们没有应用任何信号，也会在这些引脚上施加电压。 我们通过在LCD_DB4_LS（对应于gpio（0））上应用5 V输入信号再次进行测试，结果显示在下一个屏幕截图中： 正如您所看到的那样，输入中似乎存在一种波形，即使我们应用了5V DC信号。 我们有什么东西要做，要正确使用这些引脚作为输入吗？ 也许与TXS0108E双向电压电平转换器有关？ PS：设计是通过将顶层输入信号简单分配给ila核心信号来完成的 先谢谢你 亚历克斯 
0
|
|
相关推荐
7个回答
|
|
|
@alexstyle很高兴听到这个。
猜猜你准备将外部信号连接到J31。 请记住，浮动这些引脚（在J31上）会使FPGA上的信号为高电平。 请关闭此帖子，将最有益的帖子标记为“接受为解决方案”，以便其他用户受益。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- 在原帖中查看解决方案 |
|
|
|
|
|
我经常在XADC接头（J46）上使用几个引脚来探测信号，所以你想过使用它们吗？
＃ #XADC标题（J46） ＃ ＃适用于测试点的数字信号 ＃ #J46的下半部分 ＃ ＃VADJ 15 * * 16 GND ＃AA25 17 * * 18 AB25 ＃AA27 19 * * 20 AB28 ＃ ＃ NET“my_probe1”LOC =“AA25”| IOSTANDARD = LVCMOS25 | SLEW = SLOW | DRIVE = 12; NET“my_probe2”LOC =“AB25”| IOSTANDARD = LVCMOS25 | SLEW = SLOW | DRIVE = 12; NET“my_probe3”LOC =“AA27”| IOSTANDARD = LVCMOS25 | SLEW = SLOW | DRIVE = 12; NET“my_probe4”LOC =“AB28”| IOSTANDARD = LVCMOS25 | SLEW = SLOW | DRIVE = 12; ＃ Ken Chapman英国Xilinx主要工程师 |
|
|
|
|
|
嗨查普曼
为了你的答案，我们已经在使用XADC引脚作为输入，它们工作得非常好，也许一个好的解决方案可能是使用这些引脚上瘾的LCD引脚作为输出添加电压转换器，如果我们想要一个小于5V的电压 输出。 你怎么看？ 亚历克斯 |
|
|
|
|
|
我不是KC705电路板上使用的电平转换器的专家，但是看一下它们的数据表就会发现它们试图自动检测信号的方向。
看起来检测是基于对作为输入侧的任何转弯发生的转变的观察。 因此，只是持有您想要输入永久高或低的输入并不能保证它的驱动方式。 在与该板上的I2C总线进行接口连接和通信时，我确实遇到了问题。 在一些董事会上，它运作良好，但在其他董事会，它是间歇性的。 我发现解决方案是将FPGA引脚上的输出驱动设置为高驱动强度。 我不知道这是否要克服（过功率）关于方向的初始错误决定，或者是否是更高驱动强度的情况也导致更高级别的转换，电平移位器可以更好地检测。 Ken Chapman英国Xilinx主要工程师 |
|
|
|
|
|
@alexstyle根据我的理解，你有LCD_DB6_LS，LCD_DB5_LS，LCD_DB4_LS作为输入到FPGA和LCD_DB6，LCD_DB5，LCD_DB4在标题上用于外部驱动5V信号。
在第一个快照中，我相信LCD_DB6，LCD_DB5，LCD_DB4是浮动的，即没有提供驱动，并且您在LCD输入上看到LCD_DB5_LS，LCD_DB5_LS，LCD_DB4_LS逻辑高电平。 如果是这样，那是因为TXS0108E转换器的工作方式，即它具有内部上拉电阻，因为它设计用于开漏应用。 以下是TXS0108E的内部图 我们通过在LCD_DB4_LS（对应于gpio（0））上施加5 V输入信号再次进行测试 你确定吗？ 你的意思是在标题右侧将5V施加到LCD_DB4（J31的引脚4），因为_LS后缀是FPGA引脚。 作为测试，您可以尝试将LCD_DB4（J31的引脚4）驱动至5V并连接至GND，并查看LCD_DB4_LS FPGA引脚（引脚AA13）是否响应？ -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
谢谢你们的答案，
抱歉@ gnarahar误解了，我的意思是我们在LCD_DB4上应用了5V信号，我们在TEMD_DB4_LS上对逻辑分析仪进行了探测。 5V信号高电平持续3秒，我们看到gpio（0）显示上图中的结果（奇怪的振荡），同样的事情发生在低电平之后。 是的，我们通过将LCD_DB4（J31的引脚4）驱动到5V并且连接到GND来进行测试，并且引脚现在正在作为输入正常工作。 谢谢你的建议，也许有接地问题。 最好的祝福 亚历克斯 |
|
|
|
|
|
@alexstyle很高兴听到这个。
猜猜你准备将外部信号连接到J31。 请记住，浮动这些引脚（在J31上）会使FPGA上的信号为高电平。 请关闭此帖子，将最有益的帖子标记为“接受为解决方案”，以便其他用户受益。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1214浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2110
评论
淘帖
4495
