完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
5824
|
请教大家，
如果 一个外部芯片的引脚A与FPGA的input引脚B相连，现需要把fpga的另一个IO引脚C当做输出接到外部芯片的A上，并进行输出信号操作。与fpga的输入引脚B并没有被断开，只是在fpga代码和ucf中没有分配。请问B会有影响吗？C能正常操作A脚吗？ 非常感谢！ 
0
|
|
相关推荐
2个回答
|
|
|
B应该是会有影响的，C可以正常工作。不过要看具体是什么外设了，影响不大的话，可以操作。
|
|
|
|
|
|
肯定有影响，要加三态
http://redirect.simba.taobao.com/rd?w=unionnojs&f=http%3A%2F%2Fre.taobao.com%2Feauction%3Fe%3DQtb8Vdk2mwcjmraEDZVrLmBeMohSklBqMfQZMlUm0uSLltG5xFicOSZqewpHPyZzWFp1PMcy6Qyfhi%252BjTOUzNfRHn82V7C%252B01UGFCTlGxNeB3ujUJI0OeA%253D%253D%26ptype%3D100010&k=e2e107a2b72ca1b1&c=un&b=alimm_0&p=mm_51454259_5300107_15952998 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计54：如何测试队列管理功能2
221 浏览 0 评论
NVMe高速传输之摆脱XDMA设计53：如何测试队列管理功能
357 浏览 0 评论
NVMe高速传输之摆脱XDMA设计52：主要功能测试结果与分析4（NVMe 指令提交与完成机制测试）
910 浏览 0 评论
NVMe高速传输之摆脱XDMA设计51：主要功能测试结果与分析3 nvmePCIe高速存储 PCIe高速存储
562 浏览 0 评论
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
563 浏览 0 评论
4553 浏览 64 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3783
