[问答]

10Mhz外部时钟信号能运行到FPGA的i/o输入并通过全局clk运行吗？

问答对人有帮助，内容完整，我也想知道答案 0 嗨，我使用的是virtex 5 FPGA。我正在运行外部10Mhz时钟信号来运行二进制计数器。当我尝试使用DCM时，它表示最低频率为32MHz。可以将此信号运行到FPGA的i / o输入并通过全局clk运行吗？谢谢以上来自于谷歌翻译以下为原文 Hi, I am using virtex 5 FPGA. I am running external 10Mhz clock signal to run binary counter. When i tried to use DCM it said minimum frequency is 32MHz. can run this signal to i/o input of FPGA and run it through global clk? Thanks 0
2019-2-21 10:32:51　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报李勇进相关推荐 • 如何从Virtex 5 FPGA输出时钟信号 1618 • 10MHz参考输出到多个输入怎么做？ 3394 • AD9959连接Manual Sync_clk就没信号输出了 2314 • 全局时钟资源的例化方法有哪些？ 1823 • 请问HMC1118能切换 10MHz 正弦波信号的输入输出吗？ 1477 • 请问有什么办法可以使Spartan 6 PLL 500MHz时钟供内部使用？ 922 • 请问我需要将FPGA外部引脚的频率与内部FPGA时钟同步吗？ 2247 • EIM总线相对于自由运行输入时钟的时钟要如何设置？ 329 • CLK可以从FPGA的I/O引脚进入吗？ 4608 • FPGA的外部时钟周期性地打开和关闭 2774 1个回答

答案对人有帮助，有参考价值 0 是，全局时钟没有频率下限。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译以下为原文 Yes, The global clocks have no lower frequency limit. Austin Lesea Principal Engineer Xilinx San Jose

2019-2-21 10:46:41 评论举报潘晶燕