什么是FPGA在线调试技术？

2193 FPGA

问答对人有帮助，内容完整，我也想知道答案 0 在设计基于FPGA的电子系统时，一般需要用示波器、逻辑分析仪等外部测试设备进行输入输出信号的测试，借助测试探头把信号送到测试设备上进行观察分析。当然，前提是需要保留足够多的引脚，以便能选择信号来驱动I／O进行测试。但是外部的测试设备在测试FPGA系统时，常会遇到这样的情况：FPGA的I／O引脚数量不够丰富，PCB布线和封装丁艺复杂导致I／O引脚引出困难，外部测试探头有影响FPGA信号时序和完整性的可能。 0
2019-8-19 08:03:56　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × jerry1978 该类别下有 6 个回答。邀请回答唯安an 该类别下有 5 个回答。邀请回答 h1654155957.9852 该类别下有 4 个回答。邀请回答 LY90186 该类别下有 4 个回答。邀请回答 hjh22678 该类别下有 4 个回答。邀请回答 vtwterwer 该类别下有 4 个回答。邀请回答 ChristineGu 该类别下有 4 个回答。邀请回答 bei232 该类别下有 4 个回答。邀请回答 diaoshayu 该类别下有 4 个回答。邀请回答 nyvvhxcs 该类别下有 4 个回答。邀请回答周小舟1 该类别下有 4 个回答。邀请回答 liese 该类别下有 4 个回答。邀请回答 vnwueurw 该类别下有 4 个回答。邀请回答 cai868 该类别下有 3 个回答。邀请回答 rstech_rd 该类别下有 3 个回答。邀请回答宋小辉1 该类别下有 3 个回答。邀请回答 iuwwufjsd 该类别下有 3 个回答。邀请回答 tutu11 该类别下有 3 个回答。邀请回答 zzpf 该类别下有 3 个回答。邀请回答 shide87812 该类别下有 3 个回答。邀请回答举报彭亚光相关推荐 • FPGA实战演练逻辑篇69：基于FPGA的在线系统调试概述 4418 • 新手关于CPLD的在线调试问题 7042 • 如何利用SoPC设计通用在线调试器？ 1334 • 请问FPGA调试技术是怎么加快硅前验证的？ 1682 • vivado在线调试 4824 • 全在线放电技术是什么？全在线放电是如何工作的？ 1054 • tc377在线调试和离线调试的区别是什么？ 412 • TMS570系列怎么设置在ram下在线调试？ 2921 • 调试FPGA系统时遇到的问题怎么解决？ 1313 • FPGA下载调试错误Can't find the instance 9033 2个回答

答案对人有帮助，有参考价值 0 如果能在FPGA内部嵌入具有外部测试设备功能的逻辑测试模块，那么以上问题就可以一一解决。SignalTapII就是这样一种嵌入式逻辑分析器(embedded logicanaIyzer)，简称为SignalTapII ELA。它是QuartusII软件中集成的内部逻辑分析软件，使用它可以实时观察内部信号波形，方便用户查找设计的缺陷。 1 SignalTapII ELA的原理 SignalTapII ELA是Quartus软件中第二代系统级调试工具。将SignalTapII ELA代码和系统逻辑代码组合交由QuartusII编译、综合、布局布线，生成sol文件中内含SignalTapII ELA，把sof文件配置到FPGA内。FPGA运行时，一旦满足待测信号的触发条件，SignalTapII ELA就立即启动，按照采样时钟的频率捕获待测信号数据并暂存于FPGA片内的RAM中，采样数据不断刷新片内存储器，最后通过JTAG口将捕获的信号从片内RAM传至Quartus II实时显示。SignalTapII ELA的原理流程如图1所示。实际工程中，加入SignalTapII ELA不会影响系统原有的逻辑功能。 2 SignalTapII ELA的配置 SignalTapII ELA基本配置过程如下： ①添加采样时钟。SignalTaplI ELA在时钟的上升沿进行采样，可以使用设计系统中的任何信号作为采样时钟，根据Altera公司的建议最好使用同步系统全局时钟作为采样时钟。但是在实际应用中，多数使用独立的采样时钟，这样能采样到被测系统中的慢速信号，或与工作时钟相关的信号。当然采样时钟的频率要大于被测信号的最高频率，否则被测信号波形会有较大误差。 ②定义采样深度。采样深度决定了待测信号采样存储的大小，而可以采样的深度是根据设计中剩余的RAM块容量和待测信号的个数决定的。若待测信号较多，则在同样I／O Bank个数情况下采样深度较浅。待测信号个数的增减和采样深度的深浅会直接改变RAM块的占用情况，采样深度的范围为0～128 KB。 ③定义RAM类型。设置占用片内何种RAM块资源，随着采样深度的改变，RAM块的数据线和地址线宽度可以分割成多种组合。例如：采样深度是1 KB，RAM数据线、地址线可以分割成2×512或4×256等多种组合。依此类推。 ④定义触发位置。Pre trigger position表示采样到的数据12％为触发前，88％为触发后；Center trigger position表示采样的数据处于触发前后各一半；Post trigger position表示采样到的数据88％为触发前，12％为触发后。 ⑤触发条件级数设置。SignalTapII ELA支持多触发级的触发方式，最多可支持10级触发，帮助滤除不相干的数据，更快地找到需要的数据。若有多级触发条件，首先分析第一级触发条件。若第一级为TRUE，则转到分析第二级是否满足，直到分析完所有触发条件均为TRUE才最终触发时钟采样数据。 ⑥触发条件。设定约束性的触发条件。可以允许单个信号的独立触发条件Basic，直接采用单个外部或设计模块内部的信号；也可以允许多个节点信号的组合触发条件Advanced，构成触发函数的触发条件方程。例如：使能信号ENA与4位输出信号Q相与后触发，触发条件=ENA&(Q=15)。 ⑦添加待测信号。可以使用Node Finder中的SignalTapII ELA Filter查找所有预综合和布局布线后的SignalTapII ELA节点，添加待测的中间信号和端口信号。SignalTapII ELA不可测试的信号包括：逻辑单元的进位信号、PLL的时钟输出、JTAG引脚信号、LVDS(低压差分)信号等。完成STP配置，将sof文件配置到FPGA，运行SignalTapII ELA，当待测信号条件满足时，数据捕获开始，捕获的数据以波形的形式表示出来。SignalTapII ELA也可将捕获数据通过多余的I／O引脚输出，以供外部的测试设备使用。

2019-8-19 16:41:29 评论举报王兵

答案对人有帮助，有参考价值 0 3 实例分析本文以一个基于DDR SDRAM高速数据采集IP核的设计为例，具体说明如何用SignalTapII ELA来进行FPGA在线调试。使用Altera公司的器件CyclonelI系列FPGA EP2C5F256C6，该器件支持SignalTap II ELA。当前需要测试来自3个模块的信号：外部存储器DDR SDRAM与FPGA的接口信号、FPGA内部输入输出PIO寄存器信号、FPGA内部RAM接口信号。先关闭增量编译，设置采样时钟为外部独立时钟CLK=50 MHz；采样深度为256；RAM类型为M4K，数据宽度分割为256×1；触发位置为Pre trigger position；触发信号为DDR SDRAM读操作信号；触发条件为Basic单信号触发；触发条件级数为1级。从图2可知，该触发信号设置为上升沿触发有效。重新编译后将包含SignalTapIIELA的sof配置文件下载到FPGA中，图3即是从SignalTap II ELA数据窗观察到的来自FPGA内部实时信号的捕获波形。如果设计文件中添加SignalTapII ELA后编译时间显著增加，可以考虑使用Start Analysis&Elaboration代替Start Analysis&Synthesis，这样可以显著缩短编译时间。加入SignalTapII ELA后，如果发现一些用于调试的逻辑(比如调试用的计数器)被优化掉，不能出现在波形中，可以尝试这样解决：在HDL设计文件中对要调试的信号添加保持或保护属性。保持属性主要用于信号和网络节点。代码如下(以VHDL为例)： signal my_signal：bit； attribute syn_keep：boolean； attribute syn_keep of my_signal signal is true；保护属性主要用于寄存器。代码如下(以VHDL为例)： signal my_reg：std_logic； attribute preserve：boolean； attribute preserve of my_signal：signal is true；通过改变待测信号的触发方式和条件，可以捕获到其他相类似的信号波形，这里就不一一列举。需要注意的是，SignalTapII ELA本身是一块独立逻辑资源，需要占据FPGA资源。比如RAM、LE等，资源消耗量与需采集的数据量成正比，采集存储的数据深度由设计中的内部RAM剩余大小决定。在调试完成后，需将SignalTapII ELA从系统逻辑设计中移除，以免浪费资源和影响设计的性能。结语通过对FPGA内部信号的捕获测试，可以实现对系统设计缺陷的实时分析和修正。与外部测试设备相比，可以总结出SignalTapII ELA的几点优越性：不占用额外的I／O引脚，不占用PCB上的空间，不破坏信号的时序和完整性，不需额外费用；从多方面证实，该测试手段可以减少调试时间，缩短设计周期。

2019-8-19 16:41:31 评论举报刘玲