完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
你好,
我想知道更改后何时必须执行重置: 1.)QPLL / CPLL设置 2.)TXRATE / RXRATE通过DRP 我知道ug476说如何执行1.)和2.)的重置,我知道它不是根据这个论坛自动执行的(即使在ug476中也有不同之处)。 我正在考虑的是,我通过DRP执行所有更改,然后使用给定的TX / RX复位FSM执行复位序列。 问题是,之后收发器停止运行。 我只能在FPGA上看到这种行为,而不是模拟(后实现模拟)。 我使用10GBits设计作为基础,然后切换到4GBits或8GBits。 我没有警告/错误/严重警告,我可以连接到这个问题。 只有一些关于CONFIG_VOLTAGE的警告(没有为我的设计设置),我在哪里可以设置这个并且这是必需的吗? 我的设置: 线速 8Gbits 10Gbits 13.1Gbits 6Gbits 4Gbits 参考时钟 200MHz的 200MHz的 204.688MHz 120MHz的 200MHz的 QPLL_FBDIV b0010000000(= 40) b0101110000(= 100) b0011100000(= 64) b0101110000(= 100) b0010000000(= 40) QPLL_REFCLOCK_DIV:整数 1 2 1 1 1 RXOUT_DIV / TXOUT_DIV:整数 (0x0088) 1 1 1 2 2 QPLL_FBDIV_RAtiO:binär (= 0 wenn QPLL_FBDIV = 66) 1 1 1 1 1 |
|
相关推荐
3个回答
|
|
好的,我发现了问题并修复了它。
感谢您的帮助。 但是对于virtex-7 ht只有一个可能的CONFIG_VOLTAGE,为什么我必须指定这个manuel(如果我选错了,我得到一个错误告诉我只有一个选择:1,8V)。 但是感谢AR链接,这删除了我在实现部分中的最后警告。 在原帖中查看解决方案 |
|
|
|
检查AR#55660http://www.xilinx.com/support/answers/55660.html
-------------------------------------------------- ----------------------------别忘了回复,给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
好的,我发现了问题并修复了它。
感谢您的帮助。 但是对于virtex-7 ht只有一个可能的CONFIG_VOLTAGE,为什么我必须指定这个manuel(如果我选错了,我得到一个错误告诉我只有一个选择:1,8V)。 但是感谢AR链接,这删除了我在实现部分中的最后警告。 |
|
|
|
只有小组成员才能发言,加入小组>>
2279 浏览 7 评论
2688 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2173 浏览 9 评论
3247 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2315 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
575浏览 1评论
1643浏览 1评论
137浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2295浏览 0评论
607浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-20 21:10 , Processed in 1.286806 second(s), Total 53, Slave 46 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191