完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨新闻组,
我已经在Kintex FPGA(使用Vivado 2015.1)上生成了QSGMII IP核3.3版。 示例设计显示了在打开设计示例时生成的GTXE2_COMMON块。 但正如我所看到的,5 Gb收发器确实使用了QPLL(COMMON块的一部分),但它的CPLL。 我是否需要GTXE2_COMMON块? 我见过http://www.xilinx.com/support/answers/43339.html 但我不确定它是否适用于QSGMII核心。 非常感谢你的意见。 Rgds,vazquez |
|
相关推荐
1个回答
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2388 浏览 7 评论
2803 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2438 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
765浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
549浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
379浏览 1评论
1972浏览 0评论
689浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-27 13:07 , Processed in 1.392348 second(s), Total 97, Slave 80 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号