完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨新闻组,
我已经在Kintex FPGA(使用Vivado 2015.1)上生成了QSGMII IP核3.3版。 示例设计显示了在打开设计示例时生成的GTXE2_COMMON块。 但正如我所看到的,5 Gb收发器确实使用了QPLL(COMMON块的一部分),但它的CPLL。 我是否需要GTXE2_COMMON块? 我见过http://www.xilinx.com/support/answers/43339.html 但我不确定它是否适用于QSGMII核心。 非常感谢你的意见。 Rgds,vazquez |
|
相关推荐
1个回答
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2279 浏览 7 评论
2688 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2173 浏览 9 评论
3247 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2315 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
575浏览 1评论
1643浏览 1评论
137浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2295浏览 0评论
607浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-20 23:14 , Processed in 1.008371 second(s), Total 46, Slave 39 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191