完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1793
|
你好，
自从我更新到新版本的Vivado 2014.3后，我无法写入以前工作项目的比特流。 我现在收到以下错误消息： [DRC 23-20]规则违反（REQP-1584）GTxE2 PLLLOCKDETCLK不能REFCLK - GTXE2_CHANNEL销device_i / INTERNAL_PHY_USED.fsl_phy_i / XILINX_GEN.tx_serdes_i / i_ku_cxp_gt4_init / i_ku_cxp_gt4 / i_ku_cxp_gt4_multi_gt / gt0_gt4_i / gtxe2_i / CPLLLOCKDETCLK不能由时钟驱动衍生 来自用作CPLL参考时钟的相同时钟，包括TXOUTCLK *，RXOUTCLK *，提供参考时钟的IBUFDS_GTE2的输出，以及这些时钟输出的任何缓冲或相乘/分频版本。 有关更多信息，请参阅UG476。 通过时钟缓冲器的源与GT单元参考时钟相同。 [DRC 23-20]规则违反（REQP-1584）GTxE2 PLLLOCKDETCLK不能REFCLK - GTXE2_COMMON销device_i / INTERNAL_PHY_USED.fsl_phy_i / XILINX_GEN.tx_serdes_i / i_ku_cxp_gt4_init / i_ku_cxp_gt4 / i_ku_cxp_gt4_multi_gt / gtxe2_common_0_i / QPLLLOCKDETCLK不能由从得到的时钟来驱动 相同的时钟用作QPLL的参考时钟，包括TXOUTCLK *，RXOUTCLK *，提供参考时钟的IBUFDS_GTE2的输出，以及这些时钟输出的任何缓冲或相乘/分频版本。 有关更多信息，请参阅UG476。 通过时钟缓冲器的源与GT单元参考时钟相同。 该项目刚刚在Vivado 2014.1上找到（我从未尝试在2014.2版本上运行它）。 有没有人遇到这个问题，知道如何解决它？ 有可能tosafely忽略这个DRC错误？ 
0
|
|
相关推荐
9个回答
|
|
|
|
|
|
|
|
|
此错误有效。
看起来这个DRC在早期版本的工具中不存在。 您应该使用自由运行的时钟作为PLLLOCKDETCLK的源。 如果使用TXOUTCLK或RXOUTCLK，则可能导致循环，并且可能无法在硬件上实现CPLL / QPLL锁定。 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
我在theug476_7Series_Transceivers中读到，如果你不使用QPLLFBCLKLOST和QPLLREFCLKLOST，你不需要QPLLLOCKDETCLK和CPLLLOCKDETCLK（对于CPLLFBCLKLOST和CPLLREFCLKLOST）。
我不使用CPLLFBCLKLOST和CPLLREFCLKLOST，因此我不需要CPLLLOCKDETCLK（将其连接到常量1'b0）但我确实使用了QPLLREFCLKLOST，因此我不能对QPLLLOCKDETCLK执行相同的操作。 我确实尝试将它连接到一个恒定的1'b0但GT停止工作。 有什么建议吗？ |
|
|
|
|
|
我没有使用CPLLLOCKDETCLK或QPLLLOCKDETCLK，GT正在为我工作。
请注意，CPLLLOCKDETCLK一直向下到GT？E2_CHANNEL模块。 QPLLLOCKDETCLK转到GT？E2_COMMON模块，该模块可以位于层次结构中的不同位置，具体取决于您选择的选项。 当你把QPLLLOCKDETCLK送到QPLLLOCKDETCLK时，我会找到COMMON模块并在模拟中观察它。 如果您只有一个时钟，QPLLREFCLKLOST无法帮助您，因为如果您丢失了唯一的时钟，那么任何事情都无济于事。 如果你想知道的是QPLL被锁定并准备好使用，你可以将QPLL LOCK信号拉出COMMON模块。 丹尼尔 |
|
|
|
|
|
我把CPLLLOCKDETCLK置于一个恒定的高电平并连接另一个时钟用于QPLLLOCKDETCLK（来自KC705评估板的系统时钟），到目前为止它似乎对我来说还可以。
谢谢你们！ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2163 浏览 7 评论
2606 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2079 浏览 9 评论
3151 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2196 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
425浏览 1评论
1526浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2178浏览 0评论
511浏览 0评论
1642浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1893
