[问答]

怎么为I/Obank提供125MHz差分时钟？

问答对人有帮助，内容完整，我也想知道答案 0 嗨，我是第一次在FPGA工作。我为所有32个收发器提供125 MHz差分时钟。现在我需要为I / O bank提供125 MHz差分时钟。有没有办法使用GTX时钟用于这个目的（正如我读到的，MRCC或GTX可以驱动BUGMR，而BUGMR又可以驱动BUFIO和BUFR）或者我必须为I / O bank提供单独的时钟吗？ 0
2020-7-15 09:48:46　　 1 评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答举报罗振炜相关推荐 • 怎样才能提供125MHz的频率？ 3519 • Xilinx 7系列2000T FPGA 时钟疑问 2888 • 请问C6678的SRIO的参考时钟到底能不能用125MHz呢？ 3889 • 请问对C6455的SRIO的参考差分时钟必须提供大于等于156.25MHz的时钟吗？3.125Gbps是如何换算过来的？ 3969 • 如何实现OSERDES在DDR模式下以125MHz时钟运行？ 2567 • 请问AD9914输出有个125MHz的杂散怎么解决 3457 • 如何生成125MHz，250MHz两个时钟？ 1792 • 请问adc11c125配置成为差分时钟输入的时候，差分输入的电平标准是什么样的？ 410 • 时序报告显示出最大值 1228 • 差分时钟约束文件问题的解决办法？ 3752 1 条评论张家正 2022-11-28 17:40 请问您有解决这个问题的办法了吗？现在的我同样遇到了这个问题，望看到的话给与您宝贵的回复。赞回复举报 1个回答

答案对人有帮助，有参考价值 0 收发器模块为您提供输出时钟，您可以将其用于结构的其余部分。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。

2020-7-15 10:07:40 评论举报陈苏文