[问答]

Xilinx 7系列2000T FPGA 时钟疑问

问答对人有帮助，内容完整，我也想知道答案 0 比如我现在有3个BANK需要12组250MHz差分时钟，目前的设计是使用6个250MHz的差分晶振通过3个Buffer（每个Buffer需要两组差分输入）出12组250MHz差分时钟；其他200MHz、125MHz与之类似。我想问的是能不能有方法通过1个晶振给所有该频率的FPGA管脚提供时钟。第一次见发帖，求大神解答 0 已退回1积分
2015-10-9 21:35:56　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 张程明该类别下有 102 个回答。邀请回答 jf_50240986 该类别下有 85 个回答。邀请回答 shaorc 该类别下有 73 个回答。邀请回答 Music 该类别下有 72 个回答。邀请回答 leetow2006 该类别下有 64 个回答。邀请回答王尚岱该类别下有 43 个回答。邀请回答 CCCLLL 该类别下有 41 个回答。邀请回答 mintsy 该类别下有 39 个回答。邀请回答梅利号该类别下有 38 个回答。邀请回答 wp2010abc 该类别下有 36 个回答。邀请回答熊本熊该类别下有 34 个回答。邀请回答河神大人该类别下有 34 个回答。邀请回答哔哔哔- 该类别下有 33 个回答。邀请回答硬件工程师1 该类别下有 33 个回答，其中被选为最佳答案 1 次。邀请回答奇牙虎威该类别下有 31 个回答。邀请回答 Duke 该类别下有 28 个回答。邀请回答谢新貌该类别下有 27 个回答。邀请回答 chunhuahua 该类别下有 27 个回答。邀请回答 siyugege 该类别下有 27 个回答。邀请回答万物死该类别下有 26 个回答。邀请回答举报朱翎相关推荐 • XC7V2000T设备的SLR设计时是否应该为2000T设备使用任何特殊选项或策略？ 927 • 请问有xilinx 7系列发布时间表信息吗？ 2078 • Xilinx-7系列FPGA主要包括哪些 2101 • 在7系列中有多少真正的6x1 LUT？ 1473 • 求助：想买个xilinx7系列开发板，有没有人推荐个，最好不超过2000 5879 • 关于XC7V2000T FPGA 3198 • 如何通过JTAG为Virtex-7开发系统内配置 1309 • 求xilinx的XC7V2000T这块FPGA的开发板原理图，万谢 9028 • 无论ARID如何发布，axi_cros**ar RID始终返回0 3834* • 如何计算异步FIFO深度和单独的时钟源 1963 1个回答

答案对人有帮助，有参考价值 0 不知道xilinx有木有软核这个概念，在altera中是可以通过一个晶振，然后通过软核IP来进行各个模块频率不同的接入的，但是这样做由于硬件电路线程的原因导致时序比较困难，希望对你有帮助

2015-10-11 13:54:02 评论举报 yuelongfeis