完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
如果可以接受从内部寄存器的输出生成时钟而不是使用DCM等标准模块，那么如何判断？
我的设计将转到XC2V8000-5部分，我想使用寄存器产生高达10MHz的时钟，如果可以的话。 任何信息肯定会受到赞赏。 如果可能的话，我基本上试图将DCM用于低频时钟。 以上来自于谷歌翻译 以下为原文 How would one best judge when it is acceptable to generate a clock from the outputs of an internal register instead of using the standard blocks such as DCM's? My design will go onto an XC2V8000-5 part, and I'd like to use registers to generate up to a 10MHz clock if that is alright. Any information would certainly be appreciated. I am basically trying to save DCM's for the low frequency clocks if possible. 
0
|
|
相关推荐
6个回答
|
|
|
10 Mhz你可能会得到一个方法。
它也在很大程度上取决于你正在尝试用它做什么。 有些DCM甚至不会创建10Mhz的时钟。 如果您正在使用此时钟并不高度依赖于低抖动时钟（我假设在10Mhz时不会出现问题），那么您应该没问题。 但就官方指南而言，我不确定是否有任何。 你会采用更快的时钟并将其分解吗？ 以上来自于谷歌翻译 以下为原文 10 Mhz you could probably get a way with. It also highly depends on what you are trying to do with it. Some of the DCMs will not even create a clock at 10Mhz. If what you are using this clock for is not highly dependent on low jitter clock (which im assuming is not going to be an issue at 10Mhz) then you should be ok. But as far as official guidelines, im not sure if there are any. And would you be taking a faster clock and dividing it down? |
|
|
|
|
|
我的基本要求是从单个40MHz输入时钟生成以下输出时钟：1。
40MHz2。 80MHz3。 基于3位select4的80,40,20,10,5或2.5MHz。 基于3位选择的120,60,30,15,7.5或3.75MHz可选时钟总是成对出现，如80 / 120,40 / 60,20 / 30等。我以为我可能会离开 通过使用寄存器保存一些DCM，但我开始认为它可能不是最好的解决方案。 我应该能够生成所需的所有时钟，共有4个DCM，而且该部分共有12个，所以我想我应该没问题。 我担心的主要问题是与这些部分中的全局时钟缓冲区相关的象限规则。 我正在考虑为每个可选时钟使用标准逻辑做一个6：1 MUX，并将MUX输出带到BUFG。 以上来自于谷歌翻译 以下为原文 My basic requirements are to generate the following output clocks from a single 40MHz input clock: 1. 40MHz 2. 80MHz 3. 80, 40, 20, 10, 5, or 2.5MHz based on 3-bit select 4. 120, 60, 30, 15, 7.5, or 3.75MHz based on 3-bit select The selectable clocks are always in pairs such as 80/120, 40/60, 20/30, etc. I was thinking that I could probably get away with saving some DCM's by using registers, but I'm beginning to think it may not be the best solution. I should be able to generate all the clocks I need with a total of 4 DCM's, and the part has 12 total so I think I should be ok. The main thing I'm worried about are the quadrant rules associated with global clock buffers in these parts. I was thinking about doing a 6:1 MUX using standard logic for each of the selectable clocks and taking the MUX output to a BUFG. |
|
|
|
|
|
是的，我认为你的权利。
对于使用寄存器的应用程序来说，解决它们会带来更多问题。 在大多数情况下，我也认为他们也不会工作。 DCM是您必须使用的。 关于跨越全球时钟域，你不应该有一个我不想的问题。 它应该工作。 以上来自于谷歌翻译 以下为原文 Yea, i think your right. For your applications using registers is going to give you more problems then solving them. For the most part I would also think that they would not work either. DCM's are what you will have to use. In regards to crossing global clock domains, you should not have a problem i dont think. It should work out. |
|
|
|
|
|
|
|
|
|
|
|
是的。
我把它放在两者上，以增加我得到回应的机会。 以上来自于谷歌翻译 以下为原文 Yes it was. I put it on both to increase my chances of getting a response. |
|
|
|
|
|
为什么使用6：1 MUX而不是MUX和BUFG_CTRL？
以上来自于谷歌翻译 以下为原文 Why you use a 6:1 MUX instead of MUXs and BUFG_CTRL? |
|
|
|
|
只有小组成员才能发言，加入小组>>
2361 浏览 7 评论
2780 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2414 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
730浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
336浏览 1评论
742浏览 0评论
1935浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2094
评论
淘帖
150
