完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
如果xilinx V5板子 程序中使用外部输入时钟,clk=36.15MHz,现在需要使用
36.15*6=216.9MHz的时钟进行运算,如何生成该时钟?求指导。 ucf文件中已定义 NET "clk" CLOCK_DEDICATED_ROUTE = FALSE; 如果使用DCM,程序没有反应,warning中多次出现 Signal xxxx connected to top level port dad has been removed. |
|
相关推荐
3个回答
|
|
不能使用普通io作为时钟输入,晶振输入一定要接到gclk上
|
|
|
|
|
|
|
|
谢谢分享 ................
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1512 浏览 1 评论
1295 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
1503 浏览 0 评论
922 浏览 0 评论
2300 浏览 0 评论
1452 浏览 35 评论
5640 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-24 23:17 , Processed in 0.548377 second(s), Total 76, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号