完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
|
相关推荐
2个回答
|
|
嗨托马斯,
您可以使用HSWAP引脚选择此项。 请参见第18页的Virtex-5配置指南(http://www.xilinx.com/support/documentation/user_guides/ug191.pdf)。 这适用于所有IO。 干杯! |
|
|
|
嗨托马斯,
i / o状态取决于配置前和配置期间的hswap引脚 即,如果hswap拉高或未连接,则i / os将处于三态。 如果hswap为低,则i / os将弱上拉。 对于配置后未使用的i / o,它取决于bitgen设置,默认设置为弱下拉。 你也可以选择拉起或不拉动bitgen。 鲍里斯 -------------------------------------------------- ----------------------------别忘了回复,给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2166 浏览 7 评论
2608 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2081 浏览 9 评论
3153 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2197 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
429浏览 1评论
1529浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2180浏览 0评论
511浏览 0评论
1645浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-28 13:49 , Processed in 1.090372 second(s), Total 74, Slave 58 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号